1. 引言
作为短距离通信的一种新兴技术，超宽带通信越来越受到研究人员重视，已经成为当前研究热点。脉冲超宽带是超宽带通信实现的经典方式，其利用宽度在纳秒乃至亚纳秒级的极窄脉冲序列携带信息，具有低功耗、低复杂度、低成本、抗干扰能力强和高速率的优点，在精确定位、探地雷达、无损检测、无线通信等诸多领域有着重要应用 [1] 。超宽带技术通过直接发射和接收极窄脉冲进行通信，因此极窄脉冲发生器是超宽带通信中关键部件之一，其决定着系统通信质量，是研究的重点和难点 [2] 。
从当前研究现状来看，用于超宽带通信的极窄脉冲产生方法主要有两类 [3] - [11] ：一类是将各种高速器件等效成开关，利用储能元件充放电得到短持续时间的脉冲信号，再经过脉冲成形网络整形成满足要求的脉冲波形。这类器件包括隧道二极管、阶跃二极管、雪崩晶体三极管和脉冲发电管等。另一类是利用数字逻辑器件的竞争冒险现象来产生脉冲信号，数字器件构成的电路具有结构简单、便于集成和系列化生产、成本低廉、使用方便等优点，从而得到了广泛应用。
本文介绍了四种纳秒级窄脉冲发生器，即雪崩三极管脉冲发生器、微波三极管脉冲发生器、数字逻辑器件脉冲发生器及基于DCM的数字电路脉冲发生器，并对其性能和适用性进行了讨论与比较。
2. 雪崩三极管脉冲发生器
雪崩三极管电路主要是运用开关三极管的短暂良性雪崩效应，让存储在三极管集电极端的电容快速放电而产生纳秒级窄脉冲。晶体管雪崩击穿导通的动态过程比较复杂，结合图1所示电路进行了详细分析。
Figure 1. Avalanche pulse generation circuit
图1. 雪崩脉冲产生电路
分析中，把雪崩三极管Q的集电极串联电阻Rc近似的当作雪崩管的静态负载。当输入端没有触发输入时，发射结反偏，雪崩管Q截止。根据电路约束条件列出此时电路方程为：
(1)
(2)
(3)
式中i为通过雪崩管的总电流，iA为雪崩电流，iR通过静态负载RC的电流，RL为动态负载电阻，C为储能电容，uc(0)为储能电容C的初始电压，UCE为雪崩管Q集–射极电压，tA为雪崩导通时间，VCC为电路直流电源。
由(3)式可得，雪崩过程中的动态负载方程式为：
(4)
基于雪崩三极管的超宽带脉冲产生电路中，RC为数百至数千欧，而RL则为数十欧，满足关系
。发生雪崩击穿时，储能电容放电供给三极管的雪崩电流iA远大于静态电流iR，即
。另外雪崩导通时间极短，可以忽略静态电流iR的影响。化简即得：
(5)
上式中
(6)
从式(6)中可以得到晶体管工作在雪崩状态时，电路动态负载是可变的。晶体管在雪崩区工作时内部强烈正反馈使它对外电路呈现负阻特性，集电极发射极之间对放电回路呈现出受放电电流控制的“S”型负阻特性。从能量角度分析，这是晶体管集电结空间电荷区存储与释放能量的动态表现以及产生短时、大电流、高速UWB脉冲的能量转换。工作在雪崩区的晶体管其主要特性参数是雪崩上升时间与雪崩脉冲幅度，分别对应输出UWB脉冲的上升沿宽度和脉冲幅度，这两个参数由雪崩晶体管自身和实际的工作电路参数决定。雪崩晶体管的直流静态参数与雪崩状态参数存在较大差异，一般是晶体管雪崩击穿电压越低，产生的UWB脉冲上升时间和脉冲宽度越小，但所获得脉冲幅度也越小，因此设计中需要对这些参数的选择进行综合考虑。
当触发脉冲未到达触发输入时，雪崩管截止。直流电源VCC经RC对储能电容C进行充电。充电后电容两极电压近似等于电源电压VCC。当触发脉冲到达输入端时，经电容C1与R1微分，形成尖峰脉冲至晶体管的基极，晶体管发生雪崩击穿而使工作点移动到不稳定的雪崩负阻区，储能电容C快速放电产生雪崩电流，在负载电阻RL上形成一个窄脉冲。输出的UWB脉冲由于雪崩电流大而快速增大，又由于储能电容C的容量通常为数皮法，储存电荷量有限，形成的脉冲宽度也有限、脉冲达到某一峰值后开始下降。电流增大到峰值的过程形成极窄脉冲的上升沿，电流由峰值减少到零的过程则形成了脉冲下降沿，晶体管每经历一次电容充放电都在负载RL上就可以得到纳秒级UWB极窄脉冲。
而单个晶体管电路产生的UWB脉冲幅度就受到一定的限制，在要求输出功率较大的电路中，通常采用多管串联、并联的方式。这里介绍一种由BJT-NPNBFS17构成的双管电路产生超宽带脉冲的方法，其主要参数为：特征频率fT = 1 GHz，集电极–基极雪崩击穿电压BVCBO = 25 V，集电极–发射极雪崩击穿电压BVCEO = 15 V，晶体管耗散功率为350 mW。电路图如图2所示，双管电路实质是通过增大了负载电流来提高输出脉冲幅度，双管电路获得的脉冲幅度比单管电路大。而且在实际工作电路中，即使两只管子中的一只损坏，并不影响整个电路的工作，只是输出脉冲幅度减小。
Figure 2. Cascaded UWB pulse generation circuit
图2. 级联产生超宽带脉冲电路
图3为Multisim10仿真结果，触发频率为1 MHz，幅度为5 V时的仿真波形，其脉冲宽度757.576 ps，上升时间约为473.485 ps，下降时间约为1.231 ns，幅度约为−11.086 V。产生的脉冲适合中短距离通信系统的高速脉冲应用。在电路中，可以改变元件的参数值来得到幅度和宽度不同的脉冲，也可以通过增加并联的晶体管数量来提高脉冲的性能。
Figure 3. Simulation results of narrow pulse generation by cascade method
图3. 级联方法产生窄脉冲仿真结果
3. 微波三极管脉冲发生器
微波三极管工作频率高，其高速开关特性要比普通三极管好，有利于改善脉冲上下沿，而且微波三极管提高脉冲幅值能力也比普通三极管好，因此能提高纳秒级窄脉冲性能，微波三极管开关特性与普通三极管原理上一致。这里介绍一种根据微波三极管良好的开关特性产生窄脉冲的方法，电路图如图4所示。其中Q1为微波三极管2N2222A，D1为二极管1N4148，U1A、U2A、U3A为反向器74HC04。
Figure 4. Microwave triode generating narrow pulse circuit diagram
图4. 微波三极管产生窄脉冲电路图
激励信号源为重复频率1 MHz方波，方波输入到电路的第一级CMOS反向器的正向输入端，该反向器不仅能隔离前后级电路相互影响，而且可以修正波形。方波经过R2，C2组成的微分电路时充放电，形成一个尖脉冲，设脉宽为t1，由电路可知：
(7)
产生的尖脉冲通过两级级联的CMOS反向器再次形成频率不变的方波，脉宽通过上述(7)计算可得pF时可以在微波三极管基极输入脉宽为20 ns的方波。将此方波加到微波三极管基极，微波三极管工作在开关状态，在处于导通状态t1时间内，脉宽20 ns方波再经过一级微分电路，由式(7)计算得产生脉宽为1 ns的尖脉冲，此时R2为680欧姆，C2为2pF。该尖脉冲通过高速肖特基二极管1N4148后形成脉宽小于约1 ns的纳秒负脉冲由天线发射出去。由式(7)可知，改变R1C1和R2C2可以调节输出脉冲的宽度和幅值，但是减小宽度时会导致幅值大幅度下降，因此该电路只能在较窄范围内微调输出脉冲。
利用Multisim10对电路进行仿真，仿真结果如图5所示，激励信号源为周期为1 MHz幅值为5 V的方波信号，输出端得到脉宽约为1 ns，幅度约为−12 V的极窄脉冲。
Figure 5. Simulation results of narrow pulse generation by microwave triode
图5. 微波三极管产生窄脉冲仿真结果
4. 数字逻辑器件脉冲发生器
数字逻辑器件主要是利用门电路的竞争冒险现象来产生窄脉冲，有两种方法：一种是采用两输入端与非门产生窄脉冲，另一种是采用两输入端或非门产生窄脉冲。采用数字电路产生窄脉冲的关键在于高速逻辑的实现和准确的相位延迟控制。数字电路主要采用74F (快捷肖特基)高速系列来实现，因为它们是TTL芯片中具有最小平均传输时延约为3.45 ns，扇出系数为10。电路图如图6所示，通过调整每路脉冲的延迟时间，既可以得到在一定频率范围内不同的组合波形，其中每路脉冲延迟时间主要由74F04非门的平均传输时延决定，根据器件的最小传输延迟时间可以得到74F04非门引入的延时最小约为1.95 ns，如果需要增加某路延迟时间可以使用多个非门或者是延迟线。
Figure 6. Narrow pulse generation circuit diagram of digital logic device
图6. 数字逻辑器件产生窄脉冲电路图
利用Multisim10对电路进行仿真，仿真时激励信号源采用频率为20 MHz，幅度为3 V的时钟，输出波形如图7所示，脉冲宽度为1.134 ns，幅度为3.864 V，重复频率为20 MHz。
Figure 7. Simulation of narrow pulse generation by digital logic device
图7. 数字逻辑器件产生窄脉冲仿真结果
5. 基于DCM的数字电路脉冲发生器
基于DCM的数字电路脉冲发生器核心部件是FPGA的数字时钟管理器(DCM)。数字时钟管理器是FPGA中控制时钟的专用模块，能够完成分频、倍频和移相等功能，由时钟延迟锁相环、数字频率合成器、数字移相器和状态逻辑四个独立的功能模块组成。如图8所示，这4个功能单元可以独立或者关联操作。
Figure 8. Block diagram of DCM functional modules
图8. DCM功能模块框图
图9是基于DCM的数字电路脉冲发生器原理图，主要由两部分组成，DCM和与门。输入有时钟信号CLK和复位信号RST，时钟信号CLK经过相移得到CLK0，CLK180是CLK0的180度反转信号。CLK经过一个缓冲器得到CLK_OUT。然后将CLK_OUT和CLK180进行相与，得到输出脉冲信号dataout。通过调节数字时钟管理模块的Phase Shift的大小可以改变脉冲的宽度。
Figure 9. Principle diagram of digital circuit pulse generator based on DCM
图9. 基于DCM的数字电路脉冲发生器原理图
在Xilinx ISE集成开发环境中，对数字脉冲产生方案进行仿真。仿真时，设置CLK信号周期为6 ns，CLK0信号相对于CLK延迟了0.187 ns。图10是Modelsim仿真得到的时域波形，图11为输出脉冲dataout的功率谱密度。dataout的脉冲宽度约为0.2 ns，其主要频率分量集中在0 GHz~5 GHz范围内。
Figure 10. Simulation results of narrow pulse generation in digital circuits based on DCM
图10. 基于DCM的数字电路产生窄脉冲仿真结果
Figure 11. Output pulse power spectrum density diagram
图11. 输出脉冲功率谱密度图
6. 分析与比较
上文分别利用模拟电路和数字电路实现了超宽带纳秒级窄脉冲发生器，雪崩晶体管、微波三极管产生UWB脉冲的方法均利用了模拟器件特性，所采用发射电路均为模拟器件组成的模拟信号电路，而高速数字逻辑器件和FPGA的数字时钟管理模块是从数字电路角度产生窄脉冲。这里将从电路实现复杂程度和获得脉冲波形两方面对电路性能分析比较。
从电路实现复杂程度看，雪崩三极管和微波三极管实现电路复杂度较高，而且模拟电路对制板精确度要求很高，工作量较大。基于高速数字逻辑器件和DCM的数字电路功耗低、电路结构简单、便于集成，实现起来较容易。全数字的超宽带脉冲发射与接收电路结构可以共用，同时利用FPGA来实现信号调制与发射功能，更易实现UWB通信，在进行电路实物制作时也不用考虑模拟与数字电路的隔离问题。全数字化的脉冲产生电路将对UWB发射装置的小型化有重要的意义。
从获得脉冲波形看，基于DCM的数字电路性能最佳，脉冲宽度达到0.2 ns，这种方法最大缺点是脉冲幅度相对较小，不能够直接作为激励信号在天线端进行脉冲发射，需要在脉冲发射结构末端加入放大结构，以产生足够功率的脉冲信号。而雪崩三极管和微波三极管的脉宽分别为757.576 ps和1 ns，就模拟和数字电路而言，所得到脉冲宽度均可调，模拟电路通过改变电路中元件参数值实现，而数字电路通过控制精确的相位延迟实现，更容易得到极窄的脉冲。
另外，基于数字电路方法更易于芯片实现，但数字电路工作频率受到器件限制，特别是DCM的输出信号存在上升沿和下降沿，如果输入时钟频率过高，输出幅度将有较大衰减，采用数字方法产生窄脉冲最大难度在于高速逻辑的实现和精确的相位延迟控制，并且还要考虑芯片之间阻抗匹配问题。
7. 总结
本文简述了四种超宽带窄脉冲的产生方法，并从电路复杂度和脉冲波形上进行分析和比较。总之，各种脉冲发生器自有其长短，在电路设计中应具体问题具体分析，根据电路要求和实际情况选择合适的电路，并进一步优化电路从而达到设计要求。
参考文献