基于硫系化合物纳米线相变存储器的研究进展

Research Progress on Chalcogenide Nanowire-Based Phase-Change Random Ac-cess Memories

摘要: 本文首先简述硫系化合物纳米线相变存储器的原理、重要应用及优势。其次，分别从纳米线的制备、掺杂、多态存储、相变存储机理等方面，详细综述了基于硫系化合物纳米线相变存储的研究进展。最后提出了硫系化合物纳米线相变存储器领域需要进一步研究的方向。

Abstract: The principles, important applications, and advantages of chalcogenide nanowire-based phase-change random access memories were introduced in this paper firstly. Secondly, research progress on the preparation, doping, multistate storage, and phase-change mechanism of chalcogenide nanowire-based phase-change memories was reviewed. Finally, the future research directions of chalcogenide nanowire-based phase change memories were proposed.

1. 引言

相变存储器(phase change random access memory，PCRAM)，因具有非易失性、高密度、高速擦除(~50 ns)、循环寿命长、耐高低温、抗电子干扰、与现有集成电路工艺相兼容等优点，被认为是最具发展潜力的下一代非挥发性存储设备，可广泛应用于各种通信、电子、计算机等设备的数据存储 [1] [2]。相变存储是利用硫系化合物在激光或电脉冲作用下可迅速地实现晶态与非晶态之间相互转换来存储信息的，其工作原理见图1 [3]。晶态和非晶态具有显著不同的光学反射率和电阻，基于反射率不同的相变光盘(如CD、DVD)早已商品化，而基于电阻不同的PCRAM已有Gb级别产品问世，部分产品也已应用到智能电表、手机存储卡等设备中 [4] [5]。尽管如此，目前基于薄膜材料的PCRAM仍面临着诸多问题，如：① 写电流(RESET电流)大、能耗高，较大的RESET电流意味着需要较大尺寸的晶体管来驱动，使得整体芯片的尺寸较大，不利于高密度的存储；② 随着器件单元尺寸的减小和密度的大幅增加，器件单元间的距离越来越小，当器件单元中的相变材料处于高温熔化状态时，热扩散效应使得相邻的单元因温度升高而导致部分非晶态相变材料结晶，严重时会擦除掉原有的记录信息，这种存储单元的热串扰问题限制了存储密度的进一步提高，上述问题严重制约了PCRAM的研发和规模化商业应用。要发挥PCRAM的优越性和竞争性，就必须将PCRAM做成纳电子器件，尤其是作为存储器最核心的相变材料，其尺寸必须达到几十纳米甚至几纳米，而在此纳米尺度下，材料的相变会呈现许多未知的特性。

Figure 1. Schematic diagram of phase change storage [3]

图1. 相变存储工作原理示意图 [3]

二维薄膜材料和一维纳米线的相变存储单元均由上下电极、相变存储材料、绝缘介质等组成 [6]。与传统的薄膜材料PCRAM相比，纳米线PCRAM具有如下显著优点：① 纳米线PCRAM具有更低的RESET电流和功耗，这主要基于三方面原因，其一是由于纳米线PCRAM的相变层编程区域的减小，其二是由于焦耳热被局域在纳米线长度方向传导，其三是由于纳米线尺寸的减小导致材料的熔点降低 [7]；② 纳米线单元的尺寸小，可提高单位面积上存储单元的数量，使得纳米线PCRAM具有潜在的超高存储密度 [8]；③ 纳米线PCRAM具有更低的阻值漂移，有利于提高器件的可靠性和多值存储能力。相变材料在非晶化过程中伴随着密度的变化和应力的产生，使得非晶态电阻值会随时间的流逝而增加，即电阻的漂移现象。Mitra等人 [9] 的研究表明，纳米线具有高的比表面面积，更易于在非晶化过程中释放应力，因而具有明显减小的阻值漂移；④ 一维纳米线独特的结构特性，为深入研究纳米尺度下相变材料的尺寸效应、电阻漂移、相变机理等关键问题提供了方便和重要的研究平台 [10]。

2. 硫系化合物纳米线相变存储的研究进展

2.1. 纳米线的制备

硫系化合物纳米线的合成是PCRAM应用的前提，也是深入研究相变机制的基础。纳米线的尺寸与相变器件的性能密切相关，极大地影响器件的RESET电流和功耗。热力学理论的研究表明具备存储功能的最小相变薄膜厚度为2 nm [11]，而对纳米线而言，理论研究也表明随着纳米线直径的减小，其晶化激活能逐渐减小，结晶速率逐渐增加 [12]。因而，纳米线直径的可控制备非常重要。目前已报道制备纳米线的方法涉及到三种。即：① 化学气相沉积法(CVD)。CVD法制备的纳米线包括Ge₂Sb₂Te₅ [7] [8] [9] 和GeTe [13] [14]，例如，Sun等人使用直径20 nm的Au颗粒作为生长催化剂，通过CVD方法制备了直径为40~80 nm的GeTe纳米线 [13]，如图2所示。② 电化学沉积法。Xiongtu Sun等人利用电化学沉积法制备出直径为50 nm，长度几百纳米到几微米不等的GeTe纳米线 [15]。③ 金属有机气相沉积法(MOCVD)。MOCVD方法制备的纳米线包括Ge₁Sb₂Te₄ [16] 和GeTe [17]，例如，M. Longo等人通过MOCVD方法制备出直径为40~60 nm，长度达到4 mm的GeTe纳米线 [17]。目前制备纳米线采用较多的方法为化学气相沉积法，气相法均涉及到Au催化剂辅助的气–液–固(VLS)生长机制，因此，我们有必要对VLS机制有一个基本的认识。Hailin Ma、Marolop Simanullang等人运用该机理分析了纳米线的生长 [18] [19]。该机理下GeTe纳米线生长的物理过程为：首先将GeTe粉末在源区蒸发，然后在载气(Ar)下变成过冷气体，并输运至生长区，继而与催化剂作用的熔融态Au颗粒形成共熔合金液滴。随着融入的气体分子数量越来越多，Au-GeTe合金液滴达到过饱和状态，最后GeTe从共熔体中析出形成晶核。由于有源源不断的GeTe气体分子被吸纳到合金液滴中，所以处于过饱和状态的液态合金液滴中GeTe分子也会不断析出结晶，这样GeTe纳米线就会不断生长。VLS机理生长有一个标志性的现象，即金属催化颗粒会在纳米结构的顶端。尽管上述方法已经合成了多种纳米线，但其尺寸可控的合成仍是难题，具体表现如下：① 合成的纳米线形貌和尺寸不可控，催化剂颗粒的不均匀、催化剂液滴的合并长大等因素导致纳米线的可控合成变得相当困难；② 电化学沉积法目前能够合成的纳米线的种类十分有限而且制备成本较高；③ 合成纳米线的直径相对较大，一般在50~200 nm之间，鲜见直径20 nm以下的纳米线的报道。目前的VLS机制中，主要通过Au催化剂颗粒尺寸或者Au膜的厚度来控制纳米线的直径，其中Au催化剂颗粒主要通过化学合成或市面购买，所用催化剂颗粒尺寸一般较大(10~60 nm) [14] - [20]，而Au膜升温过程中存在严重的颗粒合并长大现象 [21]，均导致生长过程中催化剂液滴尺寸较大，因而合成的纳米线直径也较大。

Figure 2. GeTe nanowires prepared by chemical vapor deposition. Inset is a close-up view of a catalyst bead at the tip of the single GeTe nanowire. Scale bar (inset) is 200 nm [13]

图2. 化学气相沉积法制备的GeTe 纳米线，插图是单个GeTe 纳米线顶端图 [13]

2.2. 纳米线的掺杂研究

PCRAM的性能与使用的相变材料密切相关，各种相变材料中，Ge₂Sb₂Te₅的性能相对较为优越，被业界研究最多。如何提高Ge₂Sb₂Te₅的晶态电阻、降低熔点、减少相变过程中产生的应力，以获得更低功耗、更高稳定性的材料的一直是PCRAM领域的前沿研究，而掺杂是进一步提升材料性能行之有效的方法。例如Zn、Ni掺杂则能同时提高Ge₂Sb₂Te₅薄膜的晶态电阻、晶化激活能及结晶速度 [22]。Ag掺杂使GeTe薄膜晶化温度由200℃提高至225℃，有效提高非晶态相变材料的热稳定性 [23]。目前为止，相对于薄膜领域成熟的掺杂改性研究，纳米线的掺杂研究相对较少。M. Longo等人通过掺入不同含量的Ge (1%~13%)到Sb₂Te₃纳米线中，改变了纳米线的结构和形貌，进而影响纳米线存储器件的性能 [24]。Di Wu等人使用Ga掺杂CdSe纳米线，研究得出掺杂Ga 的CdSe纳米线存储器表现出良好的存储特性，其数据保存时间超过10⁴ s，工作电压低于2 V [25]。GeJie Zhang 等人使用Bi掺杂GeTe纳米线，有效提高了材料的晶态电阻和结晶速率。如图3所示 [20]，掺杂后的纳米线晶态和非晶态的电阻都增加了2个量级，且结晶时间减少到50 μs，比未掺杂Bi的纳米线结晶时间缩短了20倍。

Figure 3. (a) Typical I-V curve of a single Bi-doped GeTe nanowire device with the phase-change behavior. Low-resistance states initially (b) and high-resistance states after an amorphization pulse (c) as well as low-resistance states after a crystallization pulse (d) of a undoped GeTe nanowire device and a Bi-doped GeTe nanowire device, respectively [20]

图3. 单根Bi掺杂GeTe纳米线器件的性能图：(a) Bi掺杂GeTe纳米线器件相变I-V曲线图；(b) GeTe纳米线、Bi掺杂GeTe纳米线的I-V曲线图；(c)、(d) 分别为GeTe纳米线、Bi掺杂GeTe纳米线晶化后的I-V曲线图和非晶化后的I-V曲线图 [20]

2.3. 纳米线的多态存储研究

多态存储是提高存储密度的重要手段，可在不降低存储单元尺寸的前提下有效地增加单位面积的存储密度。不同种材料组成的多层相变层，在电流作用下，由于各层的加热效果不同，各相变层逐层相变，可以得到多个稳定的电阻平台，从而实现多态存储。GeTe/GeSbTe [26] 、Sb₂Te₃/GeTe [27] 等核壳结构纳米线已被证实具有良好的三态存储性能。基于纳米线的多态存储也取得了突破性进展，Jung等人通过气相法制备了如图4所示的Ge₂Sb₂Te₅/GeTe核壳纳米线，显示出优越的三态存储能力 [8]。相变材料的结晶伴随着一定程度密度的增加(约3.58%~6.80%) [4] [28]，这将在材料中产生一定的应力。特别是对于多层薄膜或者核壳纳米线，由于相连相变材料的晶格常数不同，使得材料中存在较大的应力梯度；同时，相变层间成分的较大不同也会增加元素相互扩散的驱动力，这种相变层间的应力梯度和元素间的扩散会降低器件的循环次数和可靠性。Lee等人合成具有不同形貌的Sb₂Te₃/GeTe核壳纳米结构 [27]，结果表明，这些核壳纳米线可实现多态存储，论证了它们用于存储器的可行性。此外，N掺杂相变材料也是一种实现相变存储器多态存储功能的有效方法。Yunfeng Lai等人制备出N掺杂的GST薄膜 [29]，研究表明，利用N-GST非晶态、晶态立方相和晶态六方相之间的电阻率差异，能够在同一个存储单元中呈现三个状态，从而实现相变存储器的多态存储功能。这种研究方法为纳米线通过掺杂实现多态存储提供了借鉴和参考。

Figure 4. (a) Scanning electron microscope image of Ge₂Sb₂Te₅/GeTe core/shell nanowire; (b) elemental mapping image showing spatial distribution of Ge, Sb, and Te in a Ge₂Sb₂Te₅/GeTe core/shell nanowire. Scale bar: 200 nm; (c) I-V sweep characteristics of a 200 nm Ge₂Sb₂Te₅/ GeTe core/shell nanowire device to compare electrical behavior of the nanowire starting from fully crystalline (blue), partially amorphized (red), and fully amorphized (black) states. The two-step threshold switching (marked by arrows) is clearly resolved in the I−V sweep of the fully amorphized nanowire; (d) variation of resistance of the same core/shell nanowire device as a function of current pulses with varying amplitudes [8]

图4. (a) Ge₂Sb₂Te₅/GeTe核壳纳米线的扫描电镜图；(b) Ge₂Sb₂Te₅/GeTe核壳纳米线的元素分布图(比例尺：200 nm)；(c) Ge₂Sb₂Te₅核壳纳米线器件在晶态(蓝色)、部分非晶化(红色)和全部非晶化(黑色)时的I-V特性曲线图；(d) 同一核壳纳米线器件的电阻随电流脉冲大小的变化曲线图 [8]

2.4. 纳米线的相变存储机理研究

纳米线的相变存储机理可以简单描述为SET (擦，“0”)和RESET(写，“1”)两个过程。一般而言，PCRAM的存储相变转换是在电脉冲下实现的。对相变材料施加相对较宽且较低的电压脉冲，通过焦耳热将材料加热到结晶温度但低于熔化温度，材料由非晶态变为晶态，此时相变材料表现出低阻高反射率状态，这一过程称为SET。通过减小脉宽且增大电压可以使相变材料在高温下熔化，此时，相变材料内部的化学键就会被打断而处于熔融状态。在撤去脉冲的一瞬间，相变材料经历一个快速淬火的过程，迅速从晶态转变成非晶态，这一过程称为RESET，此时表现为高阻态 [30]。重复SET和RESET操作便可实现RCRAM的可逆相变操作，即“0”和“1”的存储 [3] [4]。Nam等人通过透射电镜观察发现，单根晶态Ge₂Sb₂Te₅纳米线在电脉冲的作用下受位错的成核、移动和倍增的诱导，变为非晶态 [10]。Xiangying Ji在此基础上运用理论模型来研究在电脉冲作用下纳米线非晶化过程中的位错机理，如图5所示。在电脉冲作用下，纳米线的温度明显升高，位错运动的阻力减小，但随着位错的成核、迁移和增多，纳米线内部混乱，电阻变大，纳米线非晶化 [31]。

Figure 5. Schematic diagram of the dislocation-templated amorphization of a Ge₂Sb₂Te₅ (GST) nanowire under electric pulses. The color represents the dislocation density, i.e., the amorphization extent, with red meaning full amorphization [31]

图5. Ge₂Sb₂Te₅纳米线非晶化的位错模型图(颜色的深浅代表位错的密度、非晶化的程度) [31]

3. 结语

综上所述，本文简述了硫系化合物纳米线相变存储器的原理、应用及优势，为进一步研究纳米尺度下的相变存储提供了参考价值。本文从纳米线的制备、掺杂、多态存储、相变存储机理等方面，综述了基于硫系化合物纳米线相变存储的研究进展，为PCRAM的进一步研究提供了有益的参考。但如何综合平衡相变存储器的各种性能，构造出符合未来发展需要的小尺寸、低功耗、高集成度、大容量的器件，需要从材料、机理、结构以及工艺等多个层面共同考虑和设计，这是未来需要进一步研究的问题，也是PCRAM拥有更广阔应用前景的关键。进一步的研究可集中在以下几点：

1) PCRAM的性能与纳米线的尺寸密切相关，纳米线的直径极大地影响到器件的RESET电流和功耗。发展新的合成方法制备直径更小的纳米线，缩小存储单元的尺寸，减小相变区域的体积，将有利于降低PCRAM的RESET电流和功耗，实现低功耗高密度储存；

2) PCRAM的性能与使用的相变材料密切相关，掺杂是进一步提升材料存储性能行之有效的方法。发展更加可控的方法(比如离子注入法)对相变纳米线进行定量掺杂，将有助于获得性能增强的纳米线PCRAM；

3) 使用球差透射电镜观察纳米线的原位相变过程，将有助于揭示纳米线相变的新机理；

核壳结构纳米线显示出良好的多态存储性能，进一步构筑特殊成分的核壳结构纳米线，降低核层和壳层在相变过程中的应力，将有助于获得高可靠性的多态存储PCRAM纳米线器件。

基金项目

本研究受到了国家自然科学基金No. 11574189项目的资助。

参考文献

NOTES

^*通讯作者。