核磁共振脉冲序列发生器集成化研究进展

Research Progress of Nuclear Magnetic Resonance Pulse Sequence Generator Integration

摘要: 讨论了核磁共振脉冲序列发生器的基本结构、工作原理和性能要求。从硬件复杂度、软件编程复杂度和序列产生实时性等方面出发，对国内外脉冲序列发生器集成化的研究进展进行了分析，比较了不同硬件架构的优势和不足。此基础上，提出了基于ZYNQ片上系统(System on Chip, SoC)的设计方案，为设计更高程度集成化、更高时间分辨率序列发生器提供了参考方案。

Abstract: This paper discusses the basic structure, working principle and performance requirements of NMR pulse sequence generator. Then the research progress of pulse sequence generator integration at home and abroad was analyzed from the aspects of hardware complexity, software programming complexity and real-time sequence generation. It also compares the advantages and disadvantages of different hardware architectures. On this basis, a design scheme based on ZYNQ SoC is proposed, which provides a reference scheme for designing a more integrated and higher time resolution sequence generator.

1. 引言

核磁共振成像谱仪是核磁共振成像的关键部件 [1] [2] [3] ，脉冲序列发生器是谱仪的控制核心。脉冲序列发生器负责产生磁共振成像中需要的各种脉冲序列，实时控制射频脉冲发生器、梯度发生器、接收机等部件的定时开启与关闭，保证各部件相互协调工作。因此脉冲序列发生器的稳定性会直接影响整个谱仪系统的稳定性 [4] ，其定时控制的精确度会直接影响最终成像的清晰度和精确度。本文在讨论分析脉冲序列发生器的工作原理的基础上比较了近六十年研究中采用的硬件架构，总结了不同设计的优点与不足，结合集成度越来越高的趋势，提出了基于ZYNQ SoC的脉冲序列发生器设计方案，对硬件架构组成、优势等进行研究。

2. 脉冲序列发生器的工作原理

脉冲序列发生器主要由两部分组成，分别是脉冲编译器和脉冲发生器。上位机在完成人机交互后，将相关序列参数传递到序列发生器，脉冲编译器负责将上位机传递的序列参数进行解析转换，即产生“事件–延时”列表 [5] ，便于脉冲发生器识别，其中“事件”即是不同器件(射频发射、梯度发生等)的工作状态改变，而“延时”即是相应器件状态改变后的持续时间。脉冲发生器则是将编译器转换的数据输出，产生核磁共振成像需要的各种脉冲序列，不同的谱仪组件和接收机将会按照序列的时序定时工作。此外，脉冲发生器将脉冲参数数据传递到射频脉冲发生器等工作器件，使它们产生对应频率的射频脉冲或梯度脉冲序列，配合具体的成像要求。如果工作时序发生偏差或者错误，会导致成像质量低甚至无法成像。因此脉冲序列的时序稳定性和精确性至关重要，这与脉冲序列发生器的时间分辨率密切相关，时间分辨率则取决于脉冲序列发生器设计的优劣，后文将针对不同的设计架构进行分类讨论。

3. 硬件架构

3.1. 基于分立元件

早期的脉冲序列产生依靠模拟器件，即通过模拟电路板的制作，产生特定的脉冲序列。这种方式的优点是成本较低，对特定脉冲而言耗时较短，然而当脉冲序列变化时，则需要更换电路器件或者重新制作电路板，反而会增加总设计的时间和复杂度。Irving采用数字晶体管电路，利用模块化的思路实现了定时脉冲序列的发生 [6] 。该电路应用稳定振荡器产生信号作为时基，该信号送入到二进制计数器(用作分频器)进行分频，分频后输出被馈送到已设定预定值的触发电路生成脉冲序列。该装置采用晶体管电路，只需要一些廉价的元件，大大降低了成本，并且可以产生几种脉冲。不足之处在于如果要求生成不同的脉冲，基于模块化的设计集成度低，元件数量多。虽然无需修改已完成的电路，但需要增减模块，这些都要借助人工进行调整，增加了人力成本，并且调整过程十分复杂。

3.2. 基于微处理器和微型计算机

随着核磁共振成像的发展，对于脉冲序列提出了更高的要求。脉冲序列发生器不仅需要产生不同的序列，同时脉冲序列具体参数的修改应当简单快捷，而且除了已设置的序列外，应当易于添加新的脉冲序列以适应新的成像需求。微处理器 [7] [8] 的快速发展为研究者们提供了新思路(图1)，Adduci基于微处理器的设计延续了硬件电路的基础，将脉冲序列发生器的基本组成部分固化为硬件电路，电路的具体功能则决定于微处理器软件程序的编写。该设计中微处理器通过16位并行数据输出端口和5条控制线与编程器硬件通信，序列信息和软件程序分别存储于只读存储器(Read-Only Memory, ROM)和随机存取存储器(Random Access Memory, RAM)中。微处理器控制定序器工作，定序器是脉冲编程器的核心，它控制所有脉冲、电平和触发器的选通，控制程序排序、循环和时基寻址 [9] 。该设计的缺点在于精确度依赖于微处理器的性能，微处理器中的语句的最小处理时间会影响输出脉冲的范围，同时微处理器的工作频率较低，不适用于高场核磁共振成像系统。

Figure 1. Pulse sequence generator realized by microprocessor

图1. 微处理器实现脉冲序列发生器

为了进一步提升脉冲序列的精确度，E. Y. Sidky利用微型计算机实现了序列产生。该设计中使用静态随机存取存储器(Static Random-Access Memory, SRAM)芯片，内存访问更加快速，最小事件处理时间加快。同时使用允许并行输出、延迟和地址生成的存储器状态架构，实现了复杂的循环，免去复杂的微处理器编程，时间分辨率仅受计数电路的速度限制 [10] 。随着科技的进步，微型计算机的计算能力和速度都有了巨大的提升，设计出的脉冲序列发生器的性能随之提升，同时微型计算机的通用性也使得硬件开发成本进一步降低 [11] [12] 。除此之外，研究者们还在数据传输方式上进行改进。Toyoda等应用32位个人计算机生成脉冲序列，并通过Centronics打印机接口传输到脉冲发生器硬件 [13] 。标准个人计算机不需要额外的接口，降低了系统的复杂度，后续也出现了利用外设部件互连标准(Peripheral Component Interconnect, PCI)接口 [14] [15] 、通用串行总线(Universal Serial Bus, USB)接口 [16] [17] 等更为快速的传输方式。为了进一步提升系统整体性，Liu等 [18] 基于PXI系统的设计了序列发生器，面向仪器系统的PCI扩展(PCI Extensions for Instrumentation, PXI)是以PCI为基础再加上一些PXI特有的信号组合而成的一个架构。其本质是将高性能PC与PCI高速通信协议相结合，整体封装在一个机箱内。附加的梯度发生、射频发生和核磁共振信号接收卡以板卡的形式插入其中，脉冲控制器通过PXI触发总线触发其他模块。使用PXI系统的优势还在于上位机设计的便捷，电子科技大学张涛小组借助NI-PXIe系统，使用NI公司开发的LabView软件编写上位机，免去了不必要的硬件驱动开发工作，极大程度的降低了开发的难度，加快了开发速度 [19] [20] 。

3.3. 基于MPU/DSP结合FPGA的设计

基于微型计算机的设计虽然通用性较好，但是由于PC机操作系统为抢占式多任务式，脉冲序列发生器的实时性难以保证。李鲠颖等 [21] 基于操作系统的特点，通过屏蔽中断的方式来实现实时性，但这使得PC的其他功能失效。同样的，微处理器在一个时间段内只能执行一个任务，必须借助中断在不同任务之间进行切换。虽然很容易单独规划每个任务，但当需要将不同任务组合在一起协调运行时是十分困难的。为了解决该问题，基于FPGA [22] - [28] 的设计开始出现(图2)，FPGA (Field Programmable Gate Array)是由大量可编程逻辑门组成的半导体芯片，在FPGA中，逻辑电路的不同区域可以彼此完全异步的执行不同的任务，可以单独设计而没有交互。FPGA的构成允许内部电路并行工作，这就解决了实时性的问题，其中称为IP (Intellectual Property)核的数字电路可以用硬件描述语言构建，这些IP核能实现各种特定功能，并且移植性较好，可以重复使用，重构性好。谢庆明等基于FPGA设计了3通道脉冲编程器，每一个通道均可独立、灵活地调节射频脉冲的频率、幅度和相位。该设计在FPGA内部构建脉冲编程器，主要功能是解析上位机传输的序列参数，产生射频脉冲所需的频率字和相位字，其内部的计时器、循环计时器、存储器等可以实现多种的脉冲时序，实现数据解析传输和时序控制 [29] 。Kazuyuki等也基于FPGA设计序列发生器，由于FPGA的高性能，他们在FPGA内部构建DDS (Direct Digital Frequency Synthesis) IP核，进一步提升系统的集成度 [30] 。基于FPGA的设计虽然并发性好，可重构，但是硬件语言描述脉冲序列时会十分复杂。为此Takeda [30] 构建了一个脉冲编程器，手动完成从pulse编程语言到十六进制代码的转换，开发周期延长，增加了系统的复杂度。基于微处理器的逻辑控制功能灵活的特点，可以与FPGA相结合，将二者的优势结合设计出更为优秀的脉冲序列发生器。例如，基于单片机与CPLD (Complex Programmable Logic Device)来实现功能的设计，控制单元是由单片机来实现 [31] [32] 。脉冲序列产生部分由可编程逻辑器件完成，单片机向CPLD传送控制参数，后者按照参数要求来具体实现脉冲的输出，能够实现在脉冲信号不间断的前提下周期与脉宽实时改变的要求。

随着核磁共振技术的发展，核磁共振成像要求不断提高，高场核磁共振系统不仅需要序列的稳定性和分辨率，对于梯度脉冲的要求也越来越高。仅依靠简单的逻辑控制已经无法应对越来越复杂的梯度脉冲序列，为了实现对复杂序列进行快速识别计算，器件还需要具有强大的数字运算能力。数字信号处理(DSP, Digital Signal Process) [33] 是利用计算机或专用处理器以数字的形式对原信号进行变换、估值、增强、压缩、识别等处理，从而得到符合预期需要的信号形式，例如梯度序列的预加重可以通过DSP芯片实现，将DSP与FPGA相结合(图3)开发的序列发生器具有更高的性能 [34] [35] 。例如北京化工大学肖亮 [36] [37] [38] [39] 小组开发的新一代谱仪采用DSP作为脉冲序列控制器，通过32条数据线和24条地址线组成的外部总线连接到FPGA的所有模块(包括梯度产生、射频产生和信号采集模块)。脉冲序列程序用Visual C++编写，在DSP上作为子程序执行。FPGA逻辑映射到DSP外部寻址空间，作为梯度控制、射频生成和射频接收的辅助控制器，辅助控制单元FPGA的功能包括接收DSP传输过来的数据参数和控制信号，同时可将各功能模块的状态返回给主控单元，并可作为序列发生器的通用I/O接口，扩展接口，使得并行输出更为便捷。同时软件无线电(Software Defined Radio, SDR)技术的应用，使数字信号处理和数字控制功能的配置和升级更加灵活可变、更具适用性 [40] ，王为民小组利用DSP芯片结合SDR技术实现了一体化的谱仪控制台，并且具有灵活的附加功能 [41] 。

Figure 2. Pulse sequence programmer built in FPGA

图2. FPGA内部构建的脉冲序列编程器

Figure 3. Design block diagram based on DSP + FPGA

图3. 基于DSP + FPGA的设计框图

4. 基于ZYNQ SoC的设计

应用微处理器或者DSP与FPGA结合的方法依然存在集成度不足的问题，两个单独器件的配合依靠自定义总线协议进行通信，不仅需要研究者自行定义协议，费时费力，同时通信速度以及通信精度无法达到要求。为此，我们提出基于ZYNQ [42] 的核磁共振脉冲序列发生器设计，基于片上系统(System on Chip, SoC) [43] [44] [45] 完成相应设计。ZYNQ的全称是Zynq-7000 All Programmable SoC，是XILINX公司生产的新一代高性能处理平台。ZYNQ由两个主要部分组成：以双核ARM为核心的处理系统(PS, Processing System)和相当于FPGA的可编程逻辑(PL, Programmable Logic)部分。与前面提到的IP核不同，PS有固定的架构，包括处理器和系统内存；PL对于开发者来说是完全灵活的。ZYNQ实现了工业标准的AXI接口，实现了芯片两部分之间高带宽、低延迟的连接，无需用户设计通信协议。处理器和逻辑部分可以各自发挥最好的作用，不受两个器件之间通信问题的限制。同时，更为集成的结构使得整个系统物理尺寸降低，成本下降，有助于谱仪系统的小型化。如图4所示，在PS部分实现脉冲发生器设计，在PL部分并行实现多种核磁共振成像谱仪其他模块。上位机采用LabView软件进行设计，通过以太网与硬件进行通信，传递参数，并接收下位机磁共振成像数据进行处理成像。PS端配有两片Micron (美光)的DDR4芯片，数据总线带宽为32位，总容量为1 GB，PS端的DDR4 SDRAM的最高运行速度可达1200 MHz，高性能的存储芯片内可以预存脉冲序列。系统不仅可以在上位机的操控下工作，ZYNQ的高性能还可以为谱仪配备操作系统以及显示屏，即可实现谱仪的脱机使用，为磁共振成像系统的应用场景提供了更多的可能性。

Figure 4. Schematic diagram of simplified structure of ZYNQ

图4. ZYNQ简化结构示意图

5. 结论

随着现代医学的发展，核磁共振成像的清晰度和精确度都在不断提高，这对脉冲序列提出了更高的要求。作为序列产生的控制部分——脉冲序列发生器的性能必须满足不断增长的成像要求，脉冲序列发生器向着高分辨率、高稳定性、多通道发射的方向不断发展。本文讨论了脉冲序列发生器的构成、工作原理和性能要求，从硬件集成化程度、软件编程难易、工作实时性等方面分析了脉冲序列发生器的硬件架构发展。集成电路工艺的进步为核磁共振脉冲序列设计集成化发展奠定了基础，在此基础上，结合最新的数字化技术，提出了基于ZYNQ SoC的设计方法。预计在未来，整个系统的更多功能都将仅依靠一块芯片完成，实现性能优、成本低、高度集成的设计。

基金项目

上海介入医疗器械工程技术研究中心(18DZ2250900)。

NOTES

^*通讯作者。