1. 引言
人体组织存在各种细小的通道，如食道，肠道，泌尿管道等，而这些组织在人生的不同时期，需要进行检测以预防疾病的发生，或者已经发生了病变，需要诊断确定的原因，医学内窥镜在这些检查中起到至关重要的作用。但是由于这些人体组织和器官通道一般比较狭窄，所以需要内窥镜的体积较小，能够在人体组织器官通道内进出。而图像传感器实现的内窥镜则在这个领域中发挥了巨大的作用。由于人体组织狭小，所以对图像传感器的分辨率要求不高，400*400的分辨率已经能够实现较好的成像效果，同时，由于内窥镜和器官壁较近，所以对应的物距较小，一般是3 mm~20 mm的范围。由于芯片只有1 mm*1 mm，为了封装的小型化考虑，芯片只有四个封装管脚，分别是电压管脚、地管脚、两个数据管脚，其中，两个数据管脚为LVDS数据差分输出端口和IIC两个通信端口复用。同时由于人体内，组织一般也比较长，如肠道，有1.5 m左右，所以也需要芯片能够实现长距离的传输。
2. 图像传感器架构和基本原理
本论文高集成度、四个管脚的封装方案，设计实现了一款内窥镜用图像传感器[1] [2]设计架构如图1所示。主要包括，pixel array，感光像素阵列；Row driver，行驱动模块，用于实现pixel array的逐行控制和读取；PMU (power management unit)，为像素提供高低电平；OSC (oscillator)，内部时钟发生器；BG (bandgap)，为其他模块提供基准电压；column ADCs，用于将像素输出的模拟信号转换为数字信号；LVDS/IIC，节约管脚，两个模块复用管脚，LVDS实现数据输出传输，IIC实现芯片寄存器控制和曝光时间，增益等功能配置；digital controller，数字控制模块，用于实现这个芯片的状态切换，曝光，处理，读出，配置等有序配合。
Figure 1. The sensor system architecture
图1. 图像传感器系统架构
3. 芯片设计和实现
根据芯片系统架构，对图像传感器中的关键模块进行设计和介绍，主要是pixel array电路设计，LVDS/IIC复用设计，以及芯片工作状态切换控制模块。
3.1. 芯片工作状态控制
根据图像传感器的原理，图像传感器一般处于idle状态(idle mode)，配置状态(config mode)，曝光状态(exposure mode)，同步状态(sync mode)和数据输出状态(readout mode)。Idle状态：芯片上电后，处于待配置状态；配置状态：用于配置图像传感器的基本参数，包括曝光时间，增益等配置。曝光状态：芯片中像素处于曝光状态；同步状态：由于数据是通过LVDS输出，主要是配置同步帧头和行头，为后端FPGA接收做同步，实现数据接收准备；数据输出状态或者读出状态：用于实现数据的输出。数据输出结束后，芯片重新返回idle模式。对于IIC和LVDS数据接口来说，在idle状态和配置状态下，接口工作在IIC模式，在曝光状态，同步状态和数据输出状态下，接口处于LVDS模式。基本状态流程图如图2所示。
Figure 2. The chip working state flow
图2. 芯片工作状态图
3.2. 像素阵列设计实现
像素阵列是图像传感器的核心模块，由于系统对芯片的尺寸要求较高，所以本设计的像素阵列为400*400，像素大小为1.12 um，为了增加感光度，采用了BSI (backside-illuminated)技术。基本的像素结构为4T结构，通过相关双采样技术(CDS)有效降低了像素输出的读出噪声和固定图形噪声(FPN)，同时像素采用四合一的像素结构以降低管子的占比，从而提高PD (photodiode)的填充率，增加PD感光特性。图3为基本的像素结构[2]-[4]。图4为像素阵列示意图，包含400*400有效像素、四周4行/列用于保证有效像素制造一致性的dummy像素、以及四周4行/列用于隔离保护的barrier像素。为了实现彩色成像，集成了bayer格式的彩色滤镜。为了进一步提升感光度，每个像素上还集成了微透镜。像素跟列级ADC电路的连接示意图见图5所示，2*2的像素阵列由1个行选ROW信号控制，每2列像素对应1列ADC电路，所以400*400有效像素阵列对应200列ADC电路。像素工作时序图见图6所示，每个像素读出占半行时间(Trow/2)，2*2像素全部读出需2行[5]-[7]时间。
Figure 3. The pixel structure
图3. Pixel结构
Figure 4. The pixel array diagram
图4. Pixel阵列示意图
Figure 5. The pixel connection diagram
图5. Pixel连接示意图
Figure 6. The pixel timing diagram
图6. 像素工作时序示意图
3.3. LVDS/IIC分时复用IO设计
由于芯片面积较小，封装对体积要求严格，需要管脚尽量少，所以采用数字格式输出，LVDS接口和芯片控制配置接口采用分时复用的方式。在配置芯片过程中，LVDS输出接口断开。当LVDS数据输出时，IIC的端口无效，实现分时复用的效果，节约芯片管脚。对应电路和控制时序说明如图7、图8所示，IIC的输入输出端口IIC_SCL和IIC_SDA分别和LVDS模块的VON和VOP经开关后连接在一起。EN_DATA为使能信号，控制对应模块是否工作以及输出状态。当EN_DATA为低时，输出端口PP和PN分别与IIC_SDA和IIC_SCL时序一致，LVDS对应的输出与芯片输出端口PP、PN断开，这样IIC模块处于工作状态，可以进行芯片配置，寄存器读出等操作。当EN_DATA为高时，IIC处于无效状态，LVDS的输出VON和VOP对应的时序直接输出到PN和PP，实现数据输出。同时为了保证芯片的启动，在idle状态下，接口处于IIC模式，这样，芯片可以进行配置，同时可以通过配置切换到LVDS输出模式，当时LVDS数据输出在一帧结尾时，会输出特定字符，芯片外部接收端通过此特定字符判断此时一帧数据已完成输出，随后，芯片自动切换为idle模式，等待下一次配置或图像传感器数据输出，芯片接收端控制接收端从LVDS模式切换为IIC模式，并根据需要，选择是否需要进行IIC配置。
Figure 7. The LVDS/IIC module multiplex structure
图7. LVDS/IIC电路模块复用结构
Figure 8. The LVDS/IIC module multiplex timing
图8. LVDS/IIC模块复用时序
Table 1. The LVDS electrical characteristic
表1. LVDS电气特性
Parameter |
Description |
Condition |
Min |
Typ |
Max |
UNITS |
VOD |
Differential output voltage |
Steady state, RL = 120Ω |
36 |
60 |
150 |
mV |
VOC |
Common mode voltage |
Steady state, RL = 120Ω |
1.26 |
1.4 |
1.54 |
V |
Tr |
Output slew rate of rising edge |
|
|
3 |
|
ns |
Tf |
Output slew rate of falling edge |
|
|
3 |
|
ns |
IData+, Data- |
LVDS output current |
|
300 |
500 |
600 |
uA |
Data rate |
|
|
|
84 |
|
Mbps |
LVDS模块电气特性见表1，为在模组端长距离走线情况下仍能实现高速数据输出，差分电压幅度较常见的LVDS差分电压小，典型条件下约60 mV，为匹配不同走线长度的应用情况，输出差分电压幅度可配置的最大范围为36 mV~150 mV。为满足全芯片40 fps的帧率要求，LVDS的工作速度典型值为84 Mbps。
4. 芯片模组应用
1 mm*1 mm这么小尺寸的芯片，配套的lens加工也是个难点。Lens的设计，根据一次性内窥镜使用的技术要求及芯片本身特点，进行了定制化开发，采用WLO压印工艺，通过跟芯片的紧贴合以及喷漆遮黑加工，实现了内窥镜模组中小型化和遮光的需求，如图9所示。
Figure 9. The photo of the chip module cross-sectional
图9. 芯片模组横截面照片
芯片模组(lens + 芯片)的后端应用，根据芯片本身的特点，进行了配套开发：
1) 根据LVDS/IIC分时复用的特点，通过分时开关切换，按时序分离出LVDS和IIC，同时LVDS信号经过运放放大后，输入到后端FPGA。FPGA可以直接采样LVDS信号出图，不需要额外再加一个带ADC功能的解码器，应用更加灵活。系统控制示意图如图10所示。
Figure 10. The system control diagram
图10. 系统控制示意图
2) 得益于LVDS数字信号抗干扰强的特点，芯片模组的信号传输采用双绞线方式即可。经过上述电路的设计及FPGA采集时序的优化，芯片模组传输距离可以稳定跑6米长线，且没有竖条纹之类的问题。
5. 测试结果
本文采用55 nm对芯片进行设计，并测试，同时将镜头做到芯片上，实现图像传感器模组小型化。图11为芯片模组实物图，图12为图像传感器的成像效果图。
测试性能指标表2所示，测试结果表明：所设计的图像传感器芯片达到较高的灵敏度，较低的噪声，可以满足内窥镜的应用需求。
Figure 11. The chip physical photo
图11. 芯片模组实物图
Figure 12. The image output from the system
图12. 成像效果图
Table 2. The camera module spec
表2. 图像传感器芯片模组参数
事项 |
参数 |
单位 |
分辨率 |
400*400 |
/ |
像素大小 |
1.12 |
um |
噪声 |
<1 |
e- |
满阱 |
6000 |
e- |
帧率 |
40 |
fps |
ADC位数 |
10 |
bit |
物距 |
3~20 |
mm |
视场角 |
120 |
度 |
6. 结论
本文设计了一款应用于内窥镜的图像传感器芯片，集成了片内ADC，并实现了LVDS和IIC复用端口的设计，芯片端口减少至4个端口，满足芯片小型化，高集成度的特点，同时兼顾了性能和应用灵活性，为后端接收和处理提供了便捷的方案。测试结果表明：芯片模组性能优异，满足内窥镜应用的性能需求。