基于锁相放大器初始化自校准研究

Research on Automatic Calibration for Initialization of Lock-in Amplifier

摘要: 锁相放大器是一种用于解调近场信号的仪器，由于前端模拟链路本身的硬件特性会对待测信号的结果产生影响。本文提出了一种数字锁相启动上位机时初始化校准的方法，目的在于保证前端模拟链路处于最佳的工作状态。矫正电压偏置；最大限度补偿模拟链路引入的增益误差以及DDS输出信号与ADC采样过程中不同步引入的相位偏移。测试结果表明，该方案可实现对上述误差的补偿，显著提高了锁相放大器解调近场信号时的精确性和稳定性。

Abstract: The lock-in amplifier is an instrument used to demodulate near-field signals. Due to the hardware characteristics of the frontend analog circuitry, it can affect the results of the signal under test. This paper proposes a method for initialization calibration when starting up the digital lock-in amplifier’s host computer, aiming to ensure that the frontend analog circuitry operates in an optimal state. It calibrates the voltage offset, maximizes the compensation for gain errors introduced by the analog circuitry, and phase shifts introduced by the asynchrony between the DDS output signal and the ADC sampling process. Test results show that this scheme can compensate for the aforementioned errors, significantly improving the accuracy and stability of the lock-in amplifier when demodulating near-field signals.

1. 引言

锁相放大技术是一种基于相干解调原理的微弱信号检测技术[1]-[5]，是一种基于锁相放大技术实现，利用相关检测原理对微弱信号进行相敏检测的设备[6] [7]，作为一种高灵敏度的信号检测工具，凭借其强大的噪声抑制能力和相位选择特性，在微弱信号检测领域展现出了不可替代的优势。然而，随着检测精度要求的不断提升，锁相放大器前端模拟链路中的硬件非理想特性，如电压偏置、增益误差以及频率依赖的相位偏差等，逐渐成为了限制测量精度和稳定性的重要因素。此外对于较繁琐的外部校准过程，在设计初期就应该具备自校准功能[8]。

为了克服这些挑战，研究者们不断探索新的校准与补偿技术，以期在保持锁相放大器高灵敏度的同时，提升其测量的准确性和可靠性。本文旨在设计并实现一种创新的开机或启动前软件初始化校准方法，该方法针对数字锁相放大器前端模拟链路的关键性能参数进行精确校准与补偿。通过软件控制的方式，在设备启动初期自动执行一系列精细的校准步骤，以确保模拟链路能够迅速达到并维持最佳工作状态。这一过程不仅涵盖了电压偏置的精确矫正，可以将偏置误差控制在各量程的0.5‰以内，还深入到了增益效果的精细调整，将电压增益误差严格限定在6‰的狭小范围内。同时还实现了对相位偏差的有效补偿，将相位延迟波动范围缩小至0.0413˚至6.241˚之间，极大地提升了相位的准确性。

2. 校准设计方案

2.1. 模拟链路误差

模拟链路在电子系统中扮演着至关重要的角色，它们负责将模拟信号从一个电路模块传输到另一个电路模块，是连接系统各部分的纽带。然而，在实际应用中，模拟链路往往受到各种非理想因素的影响，往往导致模拟信号在传输过程中出现直流偏移；未能保持预定的放大或衰减比例；以及相位延迟的偏移，影响信号的时序特性与同步性等问题。

2.2. 校准设计方案

为解决由于前端模拟链路的硬件特性导致的误差会对解调近场信号的结果产生影响，本文采用一种启动上位机软件时的初始化校准方法，该方法针对数字锁相放大器前端模拟链路的关键性能参数进行精确校准与补偿，确保模拟链路能够迅速达到并维持最佳工作状态。

系统通过图1所示的设计方法，对锁相放大器的电压偏置，电压增益以及相位偏移进行补偿和校准。上电后，ARM处理器接收来自上位机的控制指令，这些指令经过FPGA的进一步解析与分发，被传达至应变信号采集处理模块，以实现对硬件层面的精确控制。同时FPGA控制ADC进行数据采集并缓存数据，采样结束后通过以太网接口将数据传输到ARM处理器，ARM处理器将传来的数据进行分析处理通过以太网接口上传结果并显示在上位机上。

Figure 1. Block diagram of self-calibration design

图1. 自校准设计框图

3. 校准设计

3.1. 偏置电压校准

电压偏置校准设计

Figure 2. Flowchart for bias voltage calibration

图2. 偏置电压校准流程图

通过建立闭环控制系统来自动校正偏置电压[9]，系统检测DAC校正值反馈给计算机进行处理[10]，上位机软件开机时获取系统底部噪声，将数值送入控制器计算噪声信号偏置数值与零点的差值。核心控制器采用高速的数字信号处理器对偏差进行运算，输出控制信号，通过调压部分设定偏置电压[11]。

为此本文设计了一种校准偏置电压bias的控制系统。偏置电压调节的算法流程图如图2所示。当锁相与pc端连接启动上位机软件时，启动过程中按照图2所示步骤自动执行。建立偏置电压控制的实验环境，开机启动时，不接入任何输入信号采集系统的底噪，在端接50欧姆电阻、DC耦合、信号差分输入的状态下，调节DAC及电位计控制字进行偏置调零。

将DAC值设为Y，初始值默认为0，将开机时获得的底噪偏置电压值Bias记为X，以100为步进单位，每次步进时，记录此时的Y与电压值X，并将此时记录的X值与0作对比。

当X为正数时，若步进后记录的X值为正数，则继续步进，若步进后记录的X为负数，即说明底噪偏置已经置零并且超过了零点，此时DAC停止步进并返回上一次步进结果Y-100。每次步进10，步进时记录此时的Y与电压值X，并将X值与0作对比，若步进后记录的X值为正数，则继续步进，若步进后记录的X为负数，即说明底噪偏置已经置零并且超过了零点，此时DAC停止步进并返回上一次步进结果Y-10。此时取值Y-5即为获得的初始化DAC校准值，可保证偏置被成功校准到最接近于零点位置附近。

当X为负数时，若步进后记录的X值为负数，则继续步进，若步进后记录的X为正数，即说明底噪偏置已经置零并且超过了零点，此时DAC停止步进并返回上一次步进结果Y-100。每次步进10，步进时记录此时的Y与电压值X，并将X值与0作对比，若步进后记录的X值为负数，则继续步进，若步进后记录的X为正数，即说明底噪偏置已经置零并且超过了零点，此时DAC停止步进并返回上一次步进结果Y-10。此时取值Y-5即为获得的初始化DAC校准值，可保证偏置被成功校准到最接近于零点位置附近。

如表1所示，系统中包含3 V，1 V，300 mV，100 mV，30 mV，10 mV，3 mV，1 mV八种档位。

Table 1. Composed of eight amplification gear combinations

表1. 八个放大档位组合构成

档位	总增益	第一级增益	第二级增益	第三级增益	第四级增益
3 V	−10 dB	0 dB	0 dB	−10 dB	0 dB
1 V	0 dB	0 dB	0 dB	0 dB	0 dB
300 mV	10 dB	0 dB	20 dB	−10 dB	0 dB
100 mV	20 dB	0 dB	20 dB	0 dB	0 dB
30 mV	30 dB	20 dB	20 dB	−10 dB	0 dB
10 mV	40 dB	20 dB	20 dB	0 dB	0 dB
3 mV	50 dB	20 dB	20 dB	−10 dB	20 dB
1 mV	60 dB	20 dB	20 dB	0 dB	20 dB

上位机软件启动时，八个档位对应着八种不同的偏置状态，八个档位全都一个个校准，会导致开机时间过长。四级放大增益中，偏置电压受第一二级的影响更大，则可根据一二级增益的三种组合变化：0/0，0/20，20/20，将电压偏置矫正划分为三个档位，即3 V/1 V为一档，300 mV/100 mV为一档，30 mV/10 mV/3 mV/1 mV为一档。三个档位分别以1 V/100 mV/1 mV的偏置校准为基准，实现对八个档位偏置电压的校正。

3.2. 电压放大系数校准

3.2.1. 放大电路设计

本文构建了一种高度可编程的程控放大电路系统如图3所示，旨在实现对输入信号进行精准且可变的放大处理。本设计采用了ADI公司出品的MAX14933芯片，该芯片作为一款先进的双通道、2.75 kV RMS耐受能力的IIC数字隔离器，不仅拥有高达1.7 MHz的数据传输速率，还凭借其卓越的隔离技术，确保了跨不同电源域信号传输的完整性与安全性。MAX14933通过其I/OA1与I/OA2引脚，遵循IIC通信协议，有效接收来自FPGA的精细控制指令。这些指令随后通过MAX14933的I/OB1与I/OB2引脚，被传输至两块MCP23017 I/O扩展器。MCP23017作为一款16位高性能I/O扩展器，极大地增强了IIC总线的并行处理能力，通过其丰富的I/O端口直接控制继电器阵列。

为进一步优化控制效率与可靠性，系统采用了IR4427驱动芯片为继电器提供强大而稳定的驱动能力。通过这一精心设计的控制链，系统能够迅速响应来自FPGA的指令，精确控制继电器的切换状态，从而实现对四个运算放大器级联电路增益的灵活调节。这一调节范围覆盖了从−10 dB至60 dB的多个精细档位，充分满足了复杂信号处理场景中对增益多样性的需求。

Figure 3. Programmable amplification circuit system

图3. 程控放大电路系统

3.2.2. 电压放大系数校准设计

在校准模拟电路中的电压放大系数的过程中，本文通过网络数据调试器单独对每一级的放大增益进行控制，通过输送指令，对相应的放大级继电器进行切换。从而在测试某一特定放大级时，能够确保其余三级处于无增益(即0 dB放大)状态，以消除级间干扰，确保测量结果的准确性。通过对每级的放大增益进行测量，将输出结果与理论值进行对比，即可得出模拟电路中实际增益与理论增益的误差。

模拟前端链路中包含四级放大电路，设置五种不同的R值，电压模值的公式为：

$R=\frac{V_{pp}}{2\sqrt{2}}$ (1)

其中R为电压的模值，$V_{pp}$ 为电压峰峰值。

模值R通过DSP系统在数字锁相开机自启动时自动捕获并计算得出。如表2所示，分别对应为：四个放大级都不作用时为R1，三级单独放大时为R2，一级单独放大时为R3，二级单独放大时为R4，四级单独放大时为R5。其中R值代表设定同源输出下获取到的电压模值。

Table 2. The amplification relationship corresponding to the modulus value R

表2. 模值R对应的放大关系

第一级增益	第二级增益	第三级增益	第四级增益	目的	输出结果
0 dB	0 dB	0 dB	0 dB	校准大信号通道	模值R1
0 dB	0 dB	−10 dB	0 dB	校准第三级增益	模值R2
20 dB	0 dB	0 dB	0 dB	校准第一级增益	模值R3
0 dB	20 dB	0 dB	0 dB	校准第二级增益	模值R4
0 dB	0 dB	0 dB	20 dB	校准第四级增益	模值R5

在DSP系统对R1至R5五个模值的获取过程中，鉴于不同放大状态下偏置电压的差异性对模值精确测量的显著影响，必须对每种放大配置下的偏置进行精确校准。偏置电压的未校准状态可能导致开机自启动时模值R的波动，进而严重干扰放大系数校准的精度。

为确保模值R测量的准确性，将模拟前端链路中的第三和第四级放大电路设定为固定的放大增益状态，即第三级保持0 dB增益，第四级设定为20 dB增益。这一设置不仅固定了两级叠加的增益误差，避免了其对一、二级增益校准的干扰，而且通过增大整体增益，突出了第一级和第二级实际增益与理论值之间的偏差，从而提高了误差计算的敏感度与精确度。

Table 3. The relationship between the calibration factor and each gear position

表3. 校正因子与各档位关系

档位	组合
3 V	$A_2$
1 V	$A_1$
300 mV	$\frac{A_2*A_4}{A_1}$
100 mV	$A_4$
30 mV	$\frac{A_2*A_3*A_4}{A_1{}^2}$
10 mV	$\frac{A_3*A_4}{A_1}$
3 mV	$\frac{A_2*A_3*A_4*A_5}{A_1{}^3}$
1 mV	$\frac{A_3*A_4*A_5}{A_1^2}$

所以根据一二级的增益组合来给R_bias赋值，即可得到：

基于上述配置，本研究根据第一级和第二级的不同增益组合，为R_bias分配了相应的电压档位值：对于R1、R2、R4、R5的测量，采用1 V档位的bias值；而对于R3的测量，则采用更为精细的100 mV档位bias值。此策略确保了在不同放大状态下，偏置电压均能得到精确控制，以满足高精度测量的需求。

在上位机自启动阶段，通过对比实际测得的模值R与理论模值R'，计算得到各级单独放大时的电压系数校正因子A (即R'/R)，从而得出五种放大状态下的校正系数A1至A5。这些校正因子反映了各级在独立工作时的增益偏差，将该四级单独的放大电路进行级联，即可实现对八个电压放大档位的系数校准。

A1为四级都是0 dB放大下的校正系数，虽然理论上各档位都是0 dB增益，但实际测量下，DDS输出信号经过四级后并不是0 dB的增益，仍会有一定的偏差。当四级的放大组合成其他八个档位时，会出现将0 dB的误差重复带入的情况，需特别考虑0 dB增益状态下的实际增益误差的重复累积效应。因此应将0 dB下的实际增益误差重复的情况考虑进去。经推导得出校正系数A与各档位的校正系数关系如表3所示。

3.2.3. 自校准流程设计

本文设计了一套校准程序，当上位机软件启动后，自动化校准流程随即触发。此流程首先选定信号类型为电压信号，随后根据预设的放大级数配置，控制数字模拟转换器(DAC)输出相应的校准电压值，将经电路获取的模值R与预先存储在数据库中的理论模值R'进行对比分析，利用两者之间的比值计算出电压系数的校正因子A。

3.3. 相位补偿

针对运算放大器相位延迟问题，本文提出了一种曲线拟合技术的相位补偿方法。该方法首先获取运算放大器的相频响应曲线，该曲线反映了实际信号在通过运算放大器后的相位变化情况。随后，利用origin的数据处理与曲线拟合功能，将实测数据与理论模型进行匹配。理论模型是基于运算放大器理想化模型及已知的非理想因素(如寄生电容、电阻等)构建的，通过调整模型参数，使拟合后的曲线尽可能接近理论模型。

在拟合过程中，采用非线性优化算法等数学工具，以提高拟合精度。完成拟合后，根据拟合结果设计相应的相位补偿网络，通过调整补偿网络的参数，使系统整体相位响应接近理想状态。

通过上位机测量出输入信号在各个频点下的相位，得出该信号的相频响应，结果如图4所示，其中横坐标设置为线性坐标，由图中可知，随着信号频率的增高，其相位偏移呈现周期性变化(从−180度到180度，再回到−180度)。

Figure 4. Phase frequency response before signal phase compensation

图4. 信号相位补偿前相频响应

根据上述规律，对此相频曲线进行拟合处理。对第一段进行拟合，可得到信号的原始相频响应拟合曲线，具体如图5所示，拟合公式为：

y = 0.0001604x − 180.1138 (3)

则校准后的结果为：

y = y₀ − 0.0001604x + 180.1138 (4)

其中，y₀为系统获取的信号原始相位值。

由于原始的相位偏移具有一定的周期性，为使最终的相位值准确，当校准后的相位值大于180˚时，则将该结果减180，当y小于180时，即为最终的校准结果；当校准后的相位值小于−180˚时，则将该结果加180，当y大于−180时，即为最终的校准结果。

Figure 5. Fitted curve before signal phase compensation

图5. 信号相位补偿前拟合曲线

4. 实验结果与分析

4.1. 偏置校准结果

根据3.1.1的电压偏置校准方法对八个档位的偏置进行校准，就校准后的结果与未校准的结果对比，实验数据如表4所示。

Table 4. Comparison before and after voltage bias calibration

表4. 电压偏置校准前后对比

档位	校准前偏置(mV)	校准后偏置(mV)	偏移比(‰)
3 V	−125	1.567	0.5223
1 V	−79	0.503	0.5030
300 mV	−6	0.152	0.5067
100 mV	−1.5	0.0498	0.4980
30 mV	2.5	0.0148	0.4933
10 mV	0.325	0.00466	0.4667
3 mV	−1.25	0.00151	0.5033
1 mV	0.4	0.00051	0.5100

在3 mV档下输出3 mV@100 kHz正弦波信号，1 mV档下输出1 mV@100 kHz正弦波信号，校准前后的波形信号如图6(a~b)所示。

(a) 3 mV档位 (b) 1 mV档位

Figure 6. Comparison of input before and after bias calibration at the 3 mV range and 1 mV range

图6. 3 mV和1 mV档位下偏置校准前后输入对比

由实验结果可知，两组实验数据的偏置结果有显著差异。在未采用偏压校准系统调节的情况下，上位机启动后，系统默认存在较大的偏置现象，该偏置最大值可达放大器满量程的40%，这一状况在接收微弱信号，特别是低于10 mV的小幅值信号测试时，极易触发信号饱和现象，进而导致信号显示失真与不完整。由表2中的数据可知，当引入偏压校准系统后，效果有了显著的改善，其电压偏置校正后，底噪偏置控制在各量程的0.05%左右。由图6(a)和图6(b) 3 mV档位和1 mV档位为例，校准后的系统能够确保输入信号稳定地维持在其设计量程的限定范围内，有效避免了因偏置过大而引发的信号失真问题。以上实验结果充分验证了自动调节偏置电压方法的有效性。

4.2. 放大系数校准结果

根据上述方法对八个档位的电压放大系数进行校准，就校准后的结果与未校准的结果统计，如表5所示。

Table 5. Comparison of voltage amplification coefficient before and after calibration

表5. 电压放大系数校准前后对比

档位	理论值(mV)	校准前(mV)	校准后(mV)	误差(mV)
3 V	353.5	381.913	353.325	−0.175
1 V	353.5	356.926	353.735	0.235
300 mV	70.7	74.034	70.634	−0.066
100 mV	34.35	34.717	34.304	−0.046
30 mV	7.07	7.313	7.09	0.02
10 mV	3.435	3.416	3.452	0.017
3 mV	0.707	0.782	0.705	−0.002
1 mV	0.343	0.356	0.345	−0.002

由实验结果可知，输入0.3 mV~352 mV的信号，未校准前，各档位的实际电压增益存在不同程度的偏差，这直接影响了信号处理的精度与可靠性。而经过校准后，各档位的电压增益均被精确调整至预设目标值附近，误差范围被严格控制在6‰以内，实现了对八个档位电压放大系数的精准调整。

4.3. 相位补偿结果

为验证本文提出的相位补偿方法的有效性，将拟合后的相位曲线函数带入，再次测量出DDS输出信号经ADC采样后的相频响应，如图7所示。

Figure 7. The fitted curve result after phase compensation

图7. 相位补偿后曲线拟合结果

实验结果表明，采用该补偿方法后，运算放大器的相位变化范围实现了显著的收窄，从原先的广泛波动区间(−180˚至+180˚)被有效压缩至一个极为狭窄的范围(0.0413˚至6.241˚)。相位延迟得到了显著改善，相频响应曲线与理论模型高度吻合，验证了该方法在实际应用中的可行性和有效性。

5. 结论

本文设计了一种基于软件控制的数字锁相放大器前端模拟链路启动初始化校准方法，该方法针对数字锁相放大器前端模拟链路的关键性能参数进行精确校准与补偿。通过设备启动初期自动执行一系列精细的校准步骤，确保模拟链路能够迅速达到并维持最佳工作状态。经大量实验验证以及在实际工程中应用表明，电压偏置的矫正可将偏置误差控制在各量程的0.5‰以内，电压增益误差可严格限定在6‰的狭小范围内，同时实现了对相位偏差的有效补偿，将相位延迟波动范围缩小至0.0413˚至6.241˚之间，极大地提升了测量的相位准确性，对于提升测量数据的可靠性与一致性具有至关重要的意义。

NOTES

^*通讯作者。