基于TI F280049的宽频高动态数字锁相环实验研究

Research on Wide-Frequency and High Dynamic Digital Phase-Locked Loop Experiment Based on TI F280049

摘要: 在发电机控制、高频感应加热和电源并联等应用场合中，由锁相环检出的电压幅值、频率和相位变化直接影响系统稳定性。针对现有锁相环动态响应不足、锁频范围较窄的问题，该文提出了一种适用于宽频范围的快速锁相环，在阐述锁相和锁频原理的基础上，将锁频环输出的角频率作为环路滤波器输出的前馈项，以提高锁相环的响应速度，并对其二阶广义积分器这类二阶系统设计了IIR滤波器等效的通用数字实现方法，且通过具体实验验证了所设计方法的有效性。该实验可加深学生对数字信号处理的认识和理解，并培养学生将控制理论或数学知识转化为数字实现的能力。

Abstract: The voltage amplitude, frequency, and phase gained by a phase-locked loop directly affects system stability under generator control, high-frequency induction heating, and parallel operation of the power supply. A rapid phase-locked loop with a wide frequency range is proposed to aim at the problems of lower dynamic response and a narrower frequency range. The center frequency of frequency-locked loop is added to the feed-forward term of loop filter to speed the response of the phase-locked loop based on the theory of phase lock and frequency lock. The equivalent and general digitization method between the second-order generalized integrator and IIR filter is designed. Finally, the effectiveness of the designed method is verified by experiments. This experiment can make students know and understand digital signal processing and train their abilities to realize control theory and mathematical knowledge by the digital process.

1. 引言

随着半导体技术的飞速发展，宽禁带电力电子器件得到广泛应用，导致发电机整流器、感应加热电源和变频交流电源等电力电子变换器的功率密度和频率越来越高，带来了一系列技术难题。在测量转子位置、谐振频率或交流母线频率相位时必然用到锁相环。因此，适用于变频交流电的宽频高动态响应锁相环成为了研究热点[1]-[6]。

文献[7]和[8]开展了硬件过零计数的锁相实验，但过零点极易受交流电噪声影响。文献[9]对各类数字锁相环进行了综合调研，对比分析各锁相环原理和优缺点，总结出基于二阶广义积分器(Second order generalized integrator, SOGI)的锁相环(Phase-locked loop, PLL)在抗干扰性、滤波能力、谐波提取和动态响应等方面均好于其他锁相环。锁频环(Frequency locked loop, FLL)的引入解决了传统SOGI-PLL的频率自适应问题，可以应对宽频锁相[10]。但整个锁相环存在计算负担较重，锁频范围有限和动态响应仍有提升空间的不足[11]-[14]。

因此，本文首先对SOGI-PLL进行原理性解析，然后基于带FLL的SOGI-PLL设计一种改进锁相环，并对SOGI这类二阶系统提出IIR滤波器等效的通用数字实现方法，通过程序优化减少其运行时间，同时利用锁频环加速锁相环的动态过程并拓宽其锁频范围，使其更具有普适性和实用性。最后，通过设计数字实验，验证所设计方法的有效性和实用性。该实验过程可全面训练和提升学生对数字信号的处理能力。

2. 改进的带锁频环SOGI-PLL

2.1. SOGI-PLL的锁相原理

SOGI-PLL的原理框图如图1所示，由带二阶广义积分器的正交信号发生器(Quadrature signal generator, QSG)、Park变换、环路滤波器和压控振荡器等部分组成，QSG-SOGI可将单相信号变换为一组正交信号。其中，v为单相交流电压幅值；v′为QSG-SOGI输出的$\alpha$ 轴分量；qv′为QSG-SOGI输出的b轴分量，其与$\alpha$ 轴正交；v_d为单相交流电压的d轴分量；v_q为单相交流电的q轴分量；k_pllp为环路滤波器比例系数；k_plli为环路滤波器积分系数；${\omega }_c$ 为单相交流电的额定角频率；${\omega }^{\prime }$ 为锁相得到的交流电角频率；θ′为锁相得到的交流电相位。

Figure 1. SOGI-PLL principle block diagram

图1. SOGI-PLL原理框图

从QSG-SOGI输出信号v′到输入信号v的传递函数设为D(s)，从输出正交信号qv′到输入信号v的传递函数设为Q(s)，可得

$D\left(s\right)=\frac{v^{\prime }}{v}\left(s\right)=\frac{k{\omega }^{\prime }s}{s^2+k{\omega }^{\prime }s+{{\omega }^{\prime }}^2}$ (1)

$Q\left(s\right)=\frac{q{v}^{\prime }}{v}\left(s\right)=\frac{k{{\omega }^{\prime }}^2}{s^2+k{\omega }^{\prime }s+{{\omega }^{\prime }}^2}$ (2)

其中，k为增益系数；${\omega }^{\prime }$ 为中心频率；s为拉氏算子。

从式(1)和式(2)可看出，QSG-SOGI的带宽与中心频率${\omega }^{\prime }$ 无关，只受增益k影响。

因此，QSG-SOGI特别适合对变频交流电生成正交信号。当输入信号频率$\omega$ 和中心频率${\omega }^{\prime }$ 相等时，QSG-SOGI输出信号v′和其正交信号qv′的幅值与输入信号v也是相等的。

当k取1.414，$\omega$ 为2π∙50 rad/s时，画出D(s)和Q(s)的波特图，如图2所示，两条幅频曲线在中心频率50 Hz处均能保持0 dB的增益，在谐波250 Hz和350 Hz处幅值大幅衰减。两条相频曲线在中心频率50 Hz处直轴输出信号v′的相位超前正交信号qv′的相位90˚。因此，可将QSG-SOGI视作为二阶带通滤波器，只提取在基波频率处的交流信号，而谐波成分均被衰减掉[7]。

Figure 2. Baud diagrams of D(s) and Q(s) in QSG-SOGI

图2. QSG-SOGI中D(s)和Q(s)的波特图

为了测试QSG-SOGI的时域响应，设输入信号$v=V\cos \left(\omega t\right)$ ，解出输出信号v′和正交信号qv′的时域表达式为

$v^{\prime }=V\cos \left(\omega t\right)-V\cosh \left(\omega t\sqrt{-1+{\left(k/2\right)}^2}\right){\text{e}}^{-\frac{k\omega }{2}t}+\frac{kV/2}{\sqrt{-1+{\left(k/2\right)}^2}}\sinh \left(\omega t\sqrt{-1+{\left(k/2\right)}^2}\right){\text{e}}^{-\frac{k\omega }{2}t}$ (3)

$q{v}^{\prime }=V\sin \left(\omega t\right)-\frac{V}{\sqrt{-1+{\left(k/2\right)}^2}}\sinh \left(\omega t\sqrt{-1+{\left(k/2\right)}^2}\right){\text{e}}^{-\frac{k\omega }{2}t}$ (4)

若设输入信号$v=V\sin \left(\omega t\right)$ ，解出输出信号v′和正交信号qv′的时域表达式为

$v^{\prime }=V\sin \left(\omega t\right)-\frac{V}{\sqrt{-1+{\left(k/2\right)}^2}}\sinh \left(\omega t\sqrt{-1+{\left(k/2\right)}^2}\right){\text{e}}^{-\frac{k\omega }{2}t}$ (5)

$q{v}^{\prime }=-V\cos \left(\omega t\right)+V\cosh \left(\omega t\sqrt{-1+{\left(k/2\right)}^2}\right){\text{e}}^{-\frac{k\omega }{2}t}+\frac{Vk/2}{\sqrt{-1+{\left(k/2\right)}^2}}\sinh \left(\omega t\sqrt{-1+{\left(k/2\right)}^2}\right){\text{e}}^{-\frac{k\omega }{2}t}$ (6)

图3为QSG-SOGI输出信号的时域响应图，当k = 1.414时，阻尼系数$\xi =0.707$ ，整定时间大约为20 ms，这是整定时间和系统响应间较优的选择。

Figure 3. Time domain response diagram of QSG-SOGI (k = 1.414, ω = 2π∙50 rad/s)

图3. QSG-SOGI的时域响应图(k = 1.414, ω = 2π∙50 rad/s)

根据图1和Park变换，当$v=V\cos \left(\omega t\right)$ 时，可得

$\left[\begin{array}{c}{v}_d\\ v_q\\ v_0\end{array}\right]=\left[\begin{array}{ccc}\cos \left({\theta }^{\prime }\right)& \sin \left({\theta }^{\prime }\right)& 0\\ -\sin \left({\theta }^{\prime }\right)& \cos \left({\theta }^{\prime }\right)& 0\\ 0& 0& 1\end{array}\right]\times \left[\begin{array}{c}{v}^{\prime }\\ q{v}^{\prime }\\ 0\end{array}\right]=V\left[\begin{array}{c}\cos \left(\omega t-{\theta }^{\prime }\right)\\ \sin \left(\omega t-{\theta }^{\prime }\right)\\ 0\end{array}\right]$ (7)

当信号v′相角$\omega t$ 和θ′相等时，v_d = V，v_q = 0。由此可得，锁相原理为将q轴分量v_q通过PI环路滤波器调节到零，就可得到原信号相角为θ′，此时，v_d等于输入信号有效值V。

当$v=V\sin \left(\omega t\right)$ 时，可得

$\left[\begin{array}{c}{v}_d\\ v_q\\ v_0\end{array}\right]=\left[\begin{array}{ccc}\cos \left({\theta }^{\prime }\right)& \sin \left({\theta }^{\prime }\right)& 0\\ -\sin \left({\theta }^{\prime }\right)& \cos \left({\theta }^{\prime }\right)& 0\\ 0& 0& 1\end{array}\right]\times \left[\begin{array}{c}{v}^{\prime }\\ q{v}^{\prime }\\ 0\end{array}\right]=V\left[\begin{array}{c}\sin \left(\omega t-{\theta }^{\prime }\right)\\ -\cos \left(\omega t-{\theta }^{\prime }\right)\\ 0\end{array}\right]$ (8)

若仍将q轴分量v_q通过PI环路滤波器调节到零，则${\theta }^{\prime }=\omega t+90˚$ ，$v_d=-V$ 。此时，锁相环锁出的相位θ′与原信号相差90˚，v_d等于输入信号幅值的相反数。

2.2. 锁频环原理

从图1可知，QSG-SOGI的中心频率${\omega }^{\prime }$ 为锁相环的输出角频率，这导致QSG-SOGI与锁相环相耦合，影响锁相的频率范围和动态性能。于是，文献[10]基于QSG-SOGI自身谐振特性构建了一种锁频环，无需锁相环的参与可将其中心频率自适应对齐到输入信号频率。

从输入信号v到误差信号${\epsilon }_v$ 的传递函数设为E(s)，可得

$E\left(s\right)=\frac{{\epsilon }_v}{v}\left(s\right)=\frac{s^2+{{\omega }^{\prime }}^2}{s^2+k{\omega }^{\prime }s+{{\omega }^{\prime }}^2}$ (9)

为了寻求误差信号${\epsilon }_v$ 和正交信号qv′间的联系，画出QSG-SOGI中E(s)和Q(s)的波特图，如图4所示。E(s)的幅频曲线表现出二阶陷波器的特性，在中心频率${\omega }^{\prime }$ 处增益为零；从其相频曲线可看出，输入信号频率$\omega$ 从小到大穿越中心频率${\omega }^{\prime }$ 时，相位发生了180˚的跳变。将E(s)和Q(s)的相频曲线对比来看，当输入信号频率$\omega$ 小于中心频率${\omega }^{\prime }$ 时，误差信号${\epsilon }_v$ 和正交信号qv′的相位保持一致；当输入信号频率$\omega$ 大于中心频率${\omega }^{\prime }$ 时，误差信号${\epsilon }_v$ 和正交信号qv′的相位相反。

设${\epsilon }_f={\epsilon }_v\times q{v}^{\prime }$ ，即定义频率误差信号${\epsilon }_f$ 为误差信号${\epsilon }_v$ 和正交信号qv′的乘积。从图4可知，当$\omega <{\omega }^{\prime }$ 时，${\epsilon }_f>0$ ；当$\omega ={\omega }^{\prime }$ 时，${\epsilon }_f=0$ ；当$\omega >{\omega }^{\prime }$ 时，${\epsilon }_f<0$ 。因此，基于该频率误差变量，可以构造一个带负增益$-\gamma$ 的积分器将${\epsilon }_f$ 的直流分量调节到零，即可快速捕获到输入信号的中心频率${\omega }^{\prime }$ 。此外，输入信号的额定角频率${\omega }_c$ 可以作为积分器的前馈量以加速初始锁频过程。

Figure 4. Baud diagrams of E(s) and Q(s) in QSG-SOGI (k = 1.414, ω = 2π∙50 rad/s)

图4. QSG-SOGI中E(s)和Q(s)的波特图(k = 1.414, ω = 2π∙50 rad/s)

对于单相QSG-SOGI，频率误差信号e_f为误差信号${\epsilon }_v$ 和正交信号qv′的乘积。可得

${\omega }^{\prime }={\omega }_c+{\displaystyle \int \left(v-v^{\prime }\right)\times q{v}^{\prime }\times \left(-\gamma \right)}$ (10)

由于锁频环与输入信号和锁相环无关联，以高动态性能自适应捕获QSG-SOGI的中心频率，可使QSG-SOGI产生任意频率输入信号的正交信号。

2.3. 改进的SOGI-PLL

将锁频环输出的中心频率作为锁相环的前馈项，进一步提升SOGI-PLL的动态响应，并扩大锁频范围。基于锁频环前馈的宽频高动态SOGI-PLL原理框图如图5所示。

Figure 5. Improved SOGI-PLL based on frequency locked loop

图5. 基于锁频环的改进SOGI-PLL

3. 主要环节的数字实现

3.1. SOGI的数字实现

D(s)和Q(s)是QSG-SOGI的关键传递函数，在数字实现时，分别对其进行双线性变换得

$\{\begin{array}{l}D\left(s\right)=D\left(\frac{2}{t_s}\cdot \frac{z-1}{z+1}\right)=\frac{b_0+b_1{z}^{-1}+b_2{z}^{-2}}{1-a_1{z}^{-1}-a_2{z}^{-2}}\\ b_0=2k{\omega }^{\prime }{t}_s/\left({{\omega }^{\prime }}^2{t}_s^2+2k{\omega }^{\prime }{t}_s+4\right)\\ b_1=0\\ b_2=-2k{\omega }^{\prime }{t}_s/\left({{\omega }^{\prime }}^2{t}_s^2+2k{\omega }^{\prime }{t}_s+4\right)\\ a_1=-\left(2{{\omega }^{\prime }}^2{t}_s^2-8\right)/\left({{\omega }^{\prime }}^2{t}_s^2+2k{\omega }^{\prime }{t}_s+4\right)\\ a_2=-\left({{\omega }^{\prime }}^2{t}_s^2-2k{\omega }^{\prime }{t}_s+4\right)/\left({{\omega }^{\prime }}^2{t}_s^2+2k{\omega }^{\prime }{t}_s+4\right)\end{array}$ (11)

$\{\begin{array}{l}Q\left(s\right)=Q\left(\frac{2}{t_s}\cdot \frac{z-1}{z+1}\right)=\frac{b_0+b_1{z}^{-1}+b_2{z}^{-2}}{1-a_1{z}^{-1}-a_2{z}^{-2}}\\ b_0=k{{\omega }^{\prime }}^2{t}_s^2/\left({{\omega }^{\prime }}^2{t}_s^2+2k{\omega }^{\prime }{t}_s+4\right)\\ b_1=2k{{\omega }^{\prime }}^2{t}_s^2/\left({{\omega }^{\prime }}^2{t}_s^2+2k{\omega }^{\prime }{t}_s+4\right)\\ b_2=k{\omega }^{\prime }{t}_s/\left({{\omega }^{\prime }}^2{t}_s^2+2k{\omega }^{\prime }{t}_s+4\right)\\ a_1=-\left(2{{\omega }^{\prime }}^2{t}_s^2-8\right)/\left({{\omega }^{\prime }}^2{t}_s^2+2k{\omega }^{\prime }{t}_s+4\right)\\ a_2=-\left({{\omega }^{\prime }}^2{t}_s^2-2k{\omega }^{\prime }{t}_s+4\right)/\left({{\omega }^{\prime }}^2{t}_s^2+2k{\omega }^{\prime }{t}_s+4\right)\end{array}$ (12)

其中，b，a分别为分子分母系数；z为z变换算子。

若直接根据式(11)和式(12)各自封装成函数，将导致程序比较复杂，运算效率不高。可看出D(s)和Q(s)的离散等式具有统一形式，可等效为IIR滤波器，其方程为

$f_{iir}\left(z\right)=\frac{{\displaystyle \sum _{i=0}^M{b}_i{z}^{-i}}}{1-{\displaystyle \sum _{l=1}^N{a}_l{z}^{-l}}}$ (13)

其中，N，M为常实数。

如图6所示，可按典型II型IIR算法实现D(s)和Q(s)的离散程序。图中，X[n]为当前输入值；Y[n]为当前输出值；w[n]为中间变量。QSG-SOGI数字代码如下所示，其中，k为D(s)和Q(s)的增益；w_dash为中心频率；delta_t为程序运行周期。

Figure 6. Structure block diagram of typical type II IIR algorithm

图6. 典型II型IIR算法结构框图

//D(s)和Q(s)共有系数且每个周期需更新

osgx = 2 * k * w_dash * delta_t;

osgy = w_dash * w_dash * delta_t * delta_t;

temp = 1 / (osgx + osgy + 4);

//D(s)系数且每个周期需更新

coeff_b0 = osgx * temp;

coeff_b1 = 0;

coeff_b2 = –1 * coeff_b0;

coeff_a1 = 2 * (4 – osgy)) * temp;

coeff_a2 = (osgx – osgy – 4) * temp;

// Q(s)系数且每个周期需更新

coeff_b0 = k * osgy * temp;

coeff_b1 = 2 * coeff_b0;

coeff_b2 = coeff_b0;

coeff_a1 = 2 * (4 – osgy)) * temp;

coeff_a2 = (osgx – osgy – 4) * temp;

//D(s)和Q(s)统一计算代码

w[1] = X[i] + coeff_a1 * w[2] + coeff_a2 * w[3];

Y[i] = coeff_b0 * w[1] + coeff_b1 * w[2] + coeff_b2 * w[3];

w[2] = w[1];

w[3] = w[2];

3.2. Park变换的数字实现

代码如下：

u_D[0] = cosine * osg_u[0] + sine * osg_qu[0];

u_Q[0] = cosine * osg_qu[0] - sine * osg_u[0];

3.3. 环路滤波LPF的数字实现

对环路滤波器LPF进行双线性变换得

$\{\begin{array}{l}LPF\left(s\right)=k_{\text{pll}p}+k_{\text{pll}i}\cdot \frac{1}{s}\\ LPF\left(\frac{2}{t_s}\cdot \frac{z-1}{z+1}\right)=\frac{b_0+b_1{z}^{-1}}{1-z^{-1}}\\ b_0=\left(k_{\text{pll}i}{t}_s+2k_{\text{pll}p}\right)/2\\ b_1=\left(k_{\text{pll}i}{t}_s-2k_{\text{pll}p}\right)/2\end{array}$ (14)

其中，b为分子系数；z为z变换算子。

代码如下：

y_lpf[0] = y_lpf[1] + lpf_coeff_b0 * u_Q[0] + lpf_coeff_b1 * u_Q[1];

y_lpf[1] = y_lpf[0];

u_Q[1] = u_Q[0];

4. 教学实验设计与验证

通过数字锁相环实验，可以让学生直观感受和掌握数字信号处理相关知识在实际项目中的应用，并体验是如何将课本数学公式变为控制芯片中运行代码的过程，从而使他们建立信号处理及数字控制相关的概念、流程和作用，以及带给他们成就感。

Figure 7. Digital phase locked loop experimental platform

图7. 数字锁相环实验平台

所设计的数字锁相环实验平台如图7所示，其由示波器、信号发生器、稳压电源、控制板和上位机组成，可以满足教学演示和创新训练的需求。首先，由稳压电源给控制板供电；然后，信号发生器产生频率可变、谐波可调的输入信号；其次，由搭载信号调理电路和TMS320F280049芯片的控制板采集输入信号，经数字锁相环程序运算后得出输入信号的相位信息[15]；最后，由控制板将采集到的输入信号和锁相得到的相位信息通过串口发送给上位机显示，可直观锁相结果。其中，示波器可用于观测数字锁相环输入信号是否设置准确。

图8为上位机中显示的带谐波变频信号的锁相波形图。图中红色波形为输入信号v，且为带三次谐波的正弦信号；绿色波形为其对应的相位信息θ′。可见，本数字锁相环能处理含谐波分量的输入信号，且能稳定锁出其相位。从图8(b)和图8(c)中可看出，在输入信号频率跳变过程中，动态响应非常快，且在100 Hz的信号频率下同样能准确锁相。

Figure 8. Experimental waveform of digital phase locked loop

图8. 数字锁相环实验波形图

5. 结论

以电能变换中常用的数字锁相环为载体，提出了一种高动态宽频域锁相环及其数字实现方法，并搭建了可实施变频交流信号数字锁相环的实验平台。在此平台下进行的数字锁相环实验可使学生直观感受数字信号处理技术的具体应用方法和实际运行过程，有助于学生理解和掌握相关知识，并深刻体会信息技术对我们生产生活的重要性。本实验平台不仅能进行数字锁相环实验，还能扩展高阶滤波器、傅里叶变换等信号处理实验，为学生开展创新训练和科学研究提供了实验条件，且能较好地培养学生的动手实践和科研创新能力。

基金项目

该课题受到重庆市高等教育教学改革研究一般项目(233432)、重庆科技大学教学改革研究项目(202332)资助。