基于同步双矢量源表架构的高精度电容测量系统设计

Design of a High-Precision Capacitance Measurement System Based on a Synchronous Dual-Vector Source Meter Architecture

摘要: 为实现对电容的高分辨率、多频点测量，本文搭建了一套基于数字双通道锁相的同步双矢量源表构架的平衡电桥装置。该装置能够调平电桥并测试电桥各部分电压电流，从而计算得到电容值。实验证明，该电容测量系统在100~1 MHz频率下，可以做到最小对0.1 pF电容进行连续测量。与是德阻抗测量仪器相比，可达到万分之五以内的精度误差。

Abstract: A balanced bridge device based on a digital dual-channel phase-locked synchronous dual-vector source meter architecture was constructed to achieve high-resolution and multi-frequency-point capacitance measurements. This device is capable of balancing the bridge circuit and measuring the voltage and current across various components of the bridge, enabling the calculation of capacitance values. Experimental results demonstrate that the capacitance measurement system is capable of performing continuous measurements on capacitors as small as 0.1 pF across a frequency range from 100 Hz to 1 MHz. When compared with Keysight impedance measurement instruments, the system achieves an accuracy error within 0.05%.

1. 引言

在现代电子测试与材料分析领域，阻抗测量技术作为关键的测试功能，其性能直接影响到对电子元件、电路系统及材料特性的准确评估。随着科技的发展，微纳电子器件、传感器、材料科学等领域开始提出对电容等微小电参数的测量精度提出了更高要求[1]-[4]。高分辨率、多频点电容测量模块不仅是器件特性测试的基础工具，也是电容式传感器、介电谱仪等测量系统的关键部件。目前常见的阻抗测量方法有伏安计法、桥接法、谐振法等，但伏安计法的精度较低，适用于对精度要求不高的场合，且探头使用的变压器限制了工作频率范围。电桥法需要手动平衡，操作相对复杂，且单台仪器的频率覆盖范围窄。谐振法阻抗测量的精度不高，且需要协调到共振，通常要与替代法合并使用以消除寄生参量的影响。

为解决传统电容测量装置测量范围窄、操作复杂、测量精度低，分辨率低等不足，本文设计了一种基于数字双通道锁相的同步双矢量源表构架的平衡电桥装置，采用双源同步调控平衡电桥的方式进行阻抗测量。组成的平衡桥电路可使量程电阻上的电流与待测器件的电流保持平衡，不平衡电流收敛到精确的零，在宽频率范围内确保量程电阻上的电流等于待测器件上的电流。并采用双矢量表实时监控待测器件两端的矢量电压与通过量程电阻的矢量电流，使得平衡电桥能够高精度地测量被测器件的阻抗等参数。采样系统具有较高的采样频率和分辨力，实现了跨多个数量级的宽频电感测量[5]-[7]。

通过介绍电桥平衡的原理与实现方法，对采样系统的搭建与数据处理算法进行了研究，经分析和实验验证，证明了装置在不同频率和电容下都能够满足高精度，高分辨率电容测量的需要。

2. 系统测试原理

2.1. 双源同步调控平衡桥测试原理

为解决上述常规测量方法所存在的问题，本文设计了一种基于数字双通道锁相的同步双矢量源表构架的平衡电桥装置。测量简化分析电路图如图1所示，双通道锁相与平衡电桥连结示意图如图2所示。

图1中DUT为待测阻抗，OSC1为激励源，负责给待测阻抗DUT提供激励电压，I_X为流经待测阻抗的电流，V_X为待测阻抗两端的电压；R_r为量程电阻，可根据待测阻抗的量级选择合适的量程，OSC2为给电桥提供平衡的电压源，I_R为流经量程电阻的电流，V_r为量程电阻两端的电压。L_p处为泄漏电流。待测阻抗DUT端接一个矢量表，负责实时测量待测器件两端的矢量电压值，量程电阻R_r端接一个矢量表，负责实时测量流经量程电阻的矢量电流值。若量程电阻电流与被测器件电流未达到平衡，就会有不平衡电流(其值等于I_x − I_R)流入低电位点L_p处的零位检测器。不平衡电流矢量体现了量程电阻电流在幅值和相位角方面与被测器件电流的差异程度。零位检测器检测到不平衡电流后，会对振荡器OSC2输出信号的幅值和相位角进行控制，使检测到的电流趋近于零。当量程电阻电流与待测阻抗电流不平衡时，L_p不等于零，此时控制OSC2输出一个与不平衡电流成比例的电压信号使得量程电阻电流与待测阻抗电流平衡，直到泄漏电流为零。

Figure 1. Simplified analytical circuit diagram of a dual-source synchronous controlled balanced bridge

图1. 双源同步调控平衡桥简化分析电路图

Figure 2. Schematic diagram of the connection between dual-channel phase-locked loop and balanced bridge

图2. 双通道锁相与平衡电桥连结示意图

由基尔霍夫电流定理(KCL)可知

$\stackrel{•}{I_p}=\stackrel{•}{I_x}+\stackrel{•}{I_R}$ (1)

节点处的电流为0，电流I_X与I_R电流流向相反，当流经待测阻抗的电流I_X与流经量程电阻的电流I_R相等时，泄漏电流I_R为零，此时电路保持平衡。平衡状态下I_X = I_R，I_R可由矢量表测量出来，由于待测器件为电容，会受到其虚部值的影响，尤其当电容容值越小时，阻抗的虚部就越大，此时电流I_X的相位并不是单纯的0度或180度，会受到电容虚部的影响。若电流I_X的角度为θ，则I_R的角度即为180 − θ。OSC1含有输出电阻(内阻) R₀，则可求得

$Z_{X+R_0}=\frac{U_{OSC1}\angle 0}{I_X\angle \theta }=x\angle -\theta$ (2)

其中$Z_{X+R_0}$ 为待测阻抗DUT与R₀的阻抗值的和，此时可求出待测阻抗DUT的实部与虚部

$Z_{实部}=x\cdot \cos \left(-\theta \right)-R_0$ (3)

$Z_{虚部}=x\cdot \sin \left(-\theta \right)$ (4)

可得出实际的阻抗值

$Z_x=\sqrt{{\left(Z_{实部}\right)}^2+{\left(Z_{虚部}\right)}^2}$ (5)

在实际测量时，I_X是流经待测阻抗和OSC1的输出电阻(内阻) R₀的电流值，输出电阻也应当考虑进来。因此在通过上述公式求得待测阻抗Z_X时，阻抗实部应减去输出阻抗的阻值。

图2所示为双通道锁相与平衡电桥连结示意图。其中双通道锁相放大器包含两个输出端口Output1，Output2，分别对应平衡电桥的OSC1与OSC2激励源。每个输出通道由两个DAC并行交织输出构成，两片DAC芯片在同一时刻输出不同相位DDS的数字信号值，经加法器整合后再经由放大器与滤波器从Output端口输出。H_P与L_P分别对应双通道锁相放大器的两个输入端口，输入端口可通过range功能进行输入电压值挡位的切换，经过低通滤波器后经由ADC将输入的模拟信号转换为数字信号。ADC1采集通道可实时监测到H_P与I_x，ADC2采集通道可实时监测L_P电流值是否为零。

2.2. 量程电阻切换

Figure 3. Range selection diagram for optional resistor scales

图3. 量程电阻可选档位量程图

图3所示为本文量程电阻可选档位量程图。根据接入的待测器件的阻抗值，可手动选择量程电阻的阻值，使其适配待测阻抗的量级，然后控制OSC2输出一个合适的电压使得量程电阻电流$I_R$ 与待测阻抗电流$I_X$ 平衡。量程电阻可选阻值档位分别为10 Ω、100 Ω、1 kΩ、10 kΩ和100 kΩ五个量程。对于OSC2，量程电阻的最大阻值为100 kΩ，当待测阻抗为兆级别时，为使得量程电阻电流与待测阻抗电流平衡，OSC2要输出一个与不平衡电流成比例的电压信号，待测阻抗与量程电阻的量级差得较大，OSC2需要输出较小的电压信号。因此OSC2应选择精度较高的电压源，使得电桥平衡以满足对大电阻的精确测量。

得到的信号通过量程电阻反馈，以抵消流经被测设备(DUT)的电流。即使平衡控制环路存在相位误差，由于相位误差引起的不平衡电流分量也可通过调整OSC2输出信号的相位以抵消量程电阻电流中的误差。因此，不平衡电流最终会收敛到零，确保在高频率范围内${\text{I}}_{\text{X}}$ = ${\text{I}}_{\text{R}}$ 。

3. 自动调平与迭代方法

基于DPSD和拟牛顿迭代法的自动平衡算法是准确测量电容值的关键[8] [9]。DPSD信号处理方法，常用作将特定频率的信号从固定频率载波中解调出来，用于测量微伏量级的交流小信号，表达式为

$V_{output}=V_{in}\cos \left(\omega t\right)\ast V_{ref}\cos \left(\omega t+\theta \right)=\frac{V_{in}{V}_{ref}}{2}\cos \theta +\frac{V_{in}{V}_{ref}}{2}\cos \left(2\omega t+\theta \right)$ (6)

如图4所示，将信号源AO0生成的参考信号通过希尔伯特变换相移90˚，原信号为U_ref1，移相后的信号为U_ref2，将两路信号分别与采样得到的电压误差信号U_d相乘，并通过积分来消除高频项。此方法以U_ref1和U_ref2组成的一组基向量作为参考，对U_d进行分解，两分量分别记为I和Q，再通过坐标转换，将U_d的基向量转换到原向量空间，即可计算出U_d的幅值和相位。

Figure 4. DPSD algorithm

图4. DPSD算法

如图5所示为电桥自动调节平衡流程图，当电桥平衡时，泄漏电流I_P几乎为零，当电桥未平衡时，零位检测器可检测待测电容和量程电阻连接处的电压误差信号U_d，并根据U_d调节OSC2输出的信号U_OSC2，又由于U_OSC2与U_d成比例，因此桥路误差电平U_d与U_OSC2成线性关系，将电桥看做一个输入为U_OSC2，输出为U_d的系统。通过调节OSC2输出的U_OSC2的值，来使U_d逐渐趋向于零，使电桥达到平衡。

电桥的输入输出关系可表示为

U_d = k₁*U_OSC2 + k₂ (7)

式中：U_d为待测电容和量程电阻连接处的电压误差信号，k₁，k₂为待定系数。

在平衡电桥中，正割法的原理可表示为

$U_{OSC2}\left(k+1\right)=U_{OSC2}\left(k\right)-\frac{U_d\left(k\right)}{{U^{\prime }}_d\left(k\right)}$ (8)

${U^{\prime }}_d\left(k\right)=\frac{U_d\left(k\right)-U_d\left(k-1\right)}{U_{OSC2}\left(k\right)-U_{OSC2}\left(k-1\right)}$ (9)

$U_{OSC2}\left(k+1\right)=\frac{U_{OSC2}\left(k\right)-U_{OSC2}\left(k-1\right)}{U_d\left(k\right)-U_d\left(k-1\right)}\ast U_d\left(k\right)$ (10)

式中：U_OSC2 (k)，U_d (k)分别为第k次迭代的参考向量和误差向量。

进行迭代时，需要先设定好误差电压的阈值ε，每次测得误差电压后与阈值对比，若在阈值以外，需根据U_d (k)计算出U_OSC2 (k)，并将调节信号源设置为U_OSC2 (k + 1)，再次进行迭代与测量；反之，若U_d (k)在阈值以内，则可认为电桥已经达到了平衡，结束迭代。

Figure 5. Flowchart for automatic balancing adjustment of electrical bridge

图5. 电桥自动调节平衡流程图

4. 数字双通道锁相设计

4.1. 锁相解调算法的实现机理

Figure 6. Basic measurement setup incorporating a lock-in amplifier

图6. 包含锁相放大器的基本测量装置

锁相解调技术旨在通过比较信号与参考信号来测量具有频率ωs = 2πfs的周期信号的幅值As和相位θ。该技术也称为相敏检测。通过随时间进行平均化处理，信号的信噪比(SNR)可提高多个数量级，从而能够以高精度检测非常小的信号，使锁相放大器成为信号恢复的常用工具。无论是信号恢复还是相敏检测，都可通过窄带通滤波分离出期望信号，从而降低测量信号中噪声的影响。图6所示为基本的测量装置：Vr参考信号馈送到被测设备。该参考信号由具有衰减、放大、相移和失真的一般非线性设备修改，得到信号Vs = Ascos(ωst + θs)外加谐波分量。

大多数锁相放大器均使用混频器和低通滤波器来实施带通滤波器功能，如图7所示，混频器将期望信号转移到基带(理想情况下转换到DC)，而低通滤波器则切断所有不需要的高频。

Figure 7. Mixing and low-pass filtering functions implemented by a lock-in amplifier

图7. 锁相放大器执行的混频和低通滤波功能

输入信号Vs(t)乘以参考信号Vr(t)，这是构成正交序列解调组件的正弦和余弦信号(相移90˚)的复数表示方法，能够测量期望信号的幅值和相位。原则上可以将期望信号乘以任何频率，得出外差运算。但是锁相放大器的目标是移动信号，使其尽可能靠近DC，因此会选择相似的参考频率和信号频率。即零差检测、同步检测或零中频直接转换。

相乘后得出信号

$V_s\left(t\right)\ast V_r\left(t\right)=V_s\left(t\ast \sqrt{2}{e}^{-i{\omega }_{r}t}\right)=\frac{A_s}{\sqrt{2}}{e}^{i\left[\left({\omega }_s-{\omega }_r\right)t+\theta \right]}+\frac{A_s}{\sqrt{2}}{e}^{-i\left[\left({\omega }_s-{\omega }_r\right)t+\theta \right]}$ (11)

其中包括一个慢速分量(频率为ωs − ωr)和一个快速分量(频率为ωs + ωr)，已解调信号使用无限冲击响应(IIR) RC滤波器进行低通滤波。滤波器的频率响应F(ω)将允许低频F(ωs − ωr)通过，同时显著衰减高频F(ωs + ωr)。另一种方法是将低通滤波器作为平均器。

$X+iY=Vs\left(t\right)\ast \sqrt{2}{e}^{-i{\omega }_{r}t}\approx F\left({\omega }_s-{\omega }_r\right)\ast \frac{A_s}{\sqrt{2}}{e}^{i\left[\left({\omega }_s-{\omega }_r\right)t+\theta \right]}$ (12)

低通滤波器处理后得到已解调信号X + iY，其中X是实部，Y是复平面上描绘的信号的虚部。这些分量也称为同相和正交分量。X和Y到幅值R的转换以及Vs(t)的相位信息可用三角函数运算来得出。

测量信号的值对应于信号的RMS值，即R = As/2。

4.2. 矢量源的设计

高精度数字频率源是锁相检测技术的重要组成部分，稳定的输出频率可以大程度提高系统的检测灵敏度。高精度、并行交织输出是实现稳定频率源输出的必备条件。通过对锁相环相位噪声和谐波干扰来源以及噪声传递函数进行分析与设计，可以实现较低的锁相环相位噪声输出，保证频率源信号的稳定输出。

如图8所示，本文通过两个DDS直接数字合成器，以延迟相位的方式从波形存储器中读取数据并输出到两个同步时钟的DAC中。两个DDS分别以一个固定的相位差同时从波形存储器中读取数据，PLL控制每个DDS的时钟频率保持一致，相位依次相差180度，即读取的各数据在相位上是交错排列的，然后将各自读取的数据传输到对应的两块DAC芯片上，最终DAC芯片将同一时刻采集到的数据通过加法器进行相应的交替式整合，经过程控放大模块和滤波器滤波后输出模拟信号。采用这样的方法，可以将整个系统的输出速率提高为单片DAC输出速率的两倍，并保留着原单片DAC的高输出精度[10]。

Figure 8. Design of high-precision vector signal generator

图8. 高精度矢量信号源设计

4.3. ZYNQ DAC ADC系统同步设计

为避免由于DAC ADC及ZYNQ时钟不同步导致的采集数据波动较大的问题，本课题采用时钟芯片为ADC、DAC以及ZYNQ系统提供时钟信号，同时采用压控温补晶振芯片(VCTCXO)通过调节外加电压输出频率补偿值使得时钟芯片为三者提供频率更精确稳定的时钟信号。该晶振具有高精度、低相噪、宽温补偿、电压可调等特点，通过温度补偿来实现频率的稳定性和可调性，提高系统的数据处理能力。

Figure 9. Schematic of system clock synchronization between temperature-compensated chip and clock chip

图9. 温补芯片与时钟芯片同步系统时钟示意图

图9所示为温补芯片与时钟芯片共同作用同步DAC ADC及ZYNQ时钟信号的原理图。在OSC晶振芯片的调控下，时钟芯片提供三组clk时钟信号clk1、clk2、clk3，分别用于ADC采样时钟信号、ZYNQ时钟信号和DAC转换时钟信号。压控温补晶振通过调整外加电压来精确调控时钟芯片的输出频率，从而有效补偿温度变化对频率稳定性的潜在影响。在VC-TCXO接通电源后，执行初始化校准。该程序通过内置的环境温度检测机制，实时捕获当前环境温度信息，并依据预设的先进算法动态调整补偿参数，确保晶振输出频率达到预定的精度要求。此时VC-TCXO内部集成的精密温度传感器持续监控其工作环境温度，并将检测到的温度信息转换为相应的电信号。任何微小的温度变化均会即时触发补偿电路的调整机制，以响应环境温度的波动。当补偿电路接收来自温度传感器的电信号，并依据预存于非易失性存储器中的频率–温度特性曲线，可精确计算出所需的频率补偿量。从而改变振荡回路中的等效负载电容，实现对振荡频率的即时补偿与调整。这种基于实时反馈的动态调整机制，确保了时钟芯片在整个工作温度范围内均能维持高度的频率稳定性。图10所示即为本文电容测量模组数字板实物图。

Figure 10. Physical image of digital board for capacitance measurement module

图10. 电容测量模组数字板实物图

5. 测试结果

5.1. 时钟同步测试

图11所示为时钟芯片为DAC、ADC芯片以及ZYNQ提供的时钟信号的波形抓取图，其中提供给DAC芯片的时钟信号频率为60 MHz，提供给ADC芯片的时钟信号频率为60 MHz，提供给ZYNQ系统的时钟信号频率为60 MHz。

(a) DAC时钟信号抓取波形 (b) ADC时钟信号抓取波形

(c) ZYNQ时钟信号抓取波形

Figure 11. Captured waveforms of clock signals supplied by clock chip to DAC, ADC, and ZYNQ

图11. 时钟芯片为DAC、ADC芯片以及ZYNQ提供的时钟信号抓取波形

DDS输出峰峰值为1000 mV的正弦波信号，在100 kHz与5M Hz之间来回切换输出，输出的波动结果对比如图12(a)和图12(b)所示。图12(a)所示为同步时钟信号前后DDS输出信号切换回100 kHz采集100次的对比结果。由图12(a)可知，同步时钟信号前，采集100次输出信号的波动值为0.476 mV，同步时钟信号后，采集100次输出信号的波动值为0.123 mV。图12(b)所示为同步时钟信号前后DDS输出信号切换回5 MHz采集100次的对比结果。由图12(b)可知，同步时钟信号前，采集100次输出信号的波动值为2.025 mV，同步时钟信号后，采集100次输出信号的波动值为0.29 mV。在输出信号频率5 MHz的情况下，波动离散度由5.7‰提升到了0.08‰。

(a) 100 kHz输出信号波动对比 (b) 5 MHz输出信号波动对比

Figure 12. Comparison of output fluctuations before and after clock signal synchronization

图12. 时钟信号同步前后输出结果波动对比

由上述实验可知，经过VC-TCXO的温度补偿与频率调整后，时钟最终输出稳定且准确的频率信号。输出信号的频率越高，对应同步时钟信号后的效果也越好。该信号不仅具有高度的频率稳定性，而且能够有效抵御环境温度变化对频率精度的负面影响，很大程度上的改善了整个采集系统数据同步的稳定性。

5.2. 电容结果测试

实验分别对0.1 pF、1 pF、10p F、100 pF标准电容进行测试，记录在不同频率下，是德测试的数据和误差，自研测试的数据和误差，以及自研与是德仪器的误差对比，具体对比结果如表1~4所示。

Table 1. Capacitance measurement results for 0.1 pF at various frequencies

表1. 不同频率下0.1 pF电容测量结果

频率	是德测量结果	自研测量结果	相对误差
100 kHz	1.00228E−13	1.00247E−13	−0.040%
	0.99591E−13	0.99623E−13	0.032%
1 MHz	0.99711E−13	0.99719E−13	0.009%
	0.99834E−13	0.99808E−13	−0.026%

Table 2. Capacitance measurement results for 1 pF at various frequencies

表2. 不同频率下1 pF电容测量结果

频率	是德测量结果	自研测量结果	相对误差
100 kHz	0.97532E−12	0.97468E−12	−0.035%
	0.97547E−12	0.97484E−12	−0.036%
1 MHz	0.97556E−12	0.97535E−12	−0.021%
	0.97527E−12	0.97493E−12	−0.035%

Table 3. Capacitance measurement results for 10 pF at various frequencies

表3. 不同频率下10 pF电容测量结果

频率	是德测量结果	自研测量结果	相对误差
1 kHz	1.00248E−11	1.00294 E−11	0.046%
	0.99958E−11	0.99909 E−11	−0.049%
10 kHz	1.00029 E−11	1.00011 E−11	−0.018%
	1.00041 E−11	1.00064 E−11	0.023%
100 kHz	0.99991 E−11	0.99942 E−11	−0.049%
	0.99997 E−11	0.99949 E−11	−0.048%
1 MHz	0.99991 E−11	1.00019 E−11	0.029%
	0.99985 E−11	1.00013 E−11	0.028%

Table 4. Capacitance measurement results for 100 pF at various frequencies

表4. 不同频率下100 pF电容测量结果

频率	是德测量结果	自研测量结果	相对误差
1 kHz	0.99982E−10	0.99944 E−10	−0.038%
	1.00010 E−10	1.00013 E−10	0.003%
10 kHz	0.99999 E−10	0.99980 E−10	−0.019%
	1.00003 E−10	0.99986 E−10	−0.016%
100 kHz	0.99992 E−10	1.00001 E−10	0.009%
	0.99993 E−10	1.00021 E−10	0.028%
1 MHz	1.00001 E−10	0.99988 E−10	−0.012%
	0.99996 E−10	1.00015 E−10	0.019%

通过测试，可看出本文所设计的电容测量装置的测量结果相对偏差较小，一致性较好。

6. 结论

本文基于数字双通道锁相的同步双矢量源表，设计了一套高精度电容测量装置。通过对系统进行实验和分析，结果表明该电容测量系统在100~1 MHz频率下，可以做到最小对0.1 pF电容进行连续测量。与是德阻抗测量仪器相比，可达到万分之五以内的精度误差。具有较好的实际应用价值。

基金项目

本文的研究已受到国家重点研发计划“基础科研条件与重大科学仪器设备研发专项”——半导体器件动态伏安特性参数综合测试仪(项目编号2023YFF0717900)的资助。

NOTES

^*通讯作者。