基于叠加相关的双门限序列分选算法研究

Investigation of a Dual-Threshold Sequential Sorting Algorithm Based on Superposition Correlation

摘要: 为解决复合维度通信系统同步捕获算法复杂度高、硬件资源消耗大的问题，在深入分析复合维度通信系统同步捕获方式的基础上，提出一种基于叠加相关的双门限序列分选算法，该算法的核心机理是利用PN码优秀的互相关性，采用多序列伪码叠加相关处理的方式完成码同步过程，接着，通过部分码片相关处理对叠加序列中发射端所使用的PN码通道进行甄别。仿真结果表明，叠加相关的双门限序列分选算法可实现第一路及第二路数据恢复功能，且资源消耗和功耗均优于传统算法。

Abstract: To address the high complexity and large hardware resource consumption of synchronization acquisition algorithms in composite dimensional communication systems, this study conducts an in-depth analysis of synchronization acquisition methods. A dual-threshold sequence sorting algorithm based on superimposed correlation is proposed. The core mechanism of this algorithm utilizes the excellent cross-correlation properties of PN codes. It employs multi-sequence pseudo-code superimposed correlation processing to achieve code synchronization. Subsequently, partial chip correlation processing is used to identify the PN code channels employed at the transmitting end within the superimposed sequences. Simulation results show that the dual-threshold sequence sorting algorithm with superimposed correlation enables the recovery of both the first and second data streams. Moreover, it outperforms traditional algorithms in terms of resource consumption and power efficiency.

1. 引言

扩频通信具有很好的抗截获、抗干扰和组网能力，因此被广泛部署在军事通信和民用场合[1]。直接序列扩频技术(Direct Sequence Spread Spectrum, DSSS)是最具代表性的扩频技术，直接序列扩频(DSSS)技术通过将信号的频谱扩展到一个很宽的频带上，降低信号功率谱密度，提高信号的抗干扰能力[2]。但是传统直接序列扩频技术存在占用带宽大、信息传输效率低等问题[3]。而复合维度直接序列扩频通信技术(Composite-Dimension Direct Sequence Spread Spectrum, CD-DSSS)作为近年来广受关注的一种高效率的直扩技术[4]，可以通过不同PN码通道关系携带第二路数据信息[5] [6]，为提高系统效率提供了一种新的方法。但是，由于CD-DSSS技术发射端使用多路PN码对第一路数据进行扩频操作，导致接收端很难实现同步捕获。文献[7]介绍了串行与并行同步捕获方法，文献[8]介绍了混合捕获的方案，文献[9]详细讨论了基于FFT的捕获方法。然而，在实际应用中，并行相关同步捕获算法面临着复杂度高[10]、硬件资源消耗大的挑战[11]。针对CD-DSSS的同步捕获算法复杂度较高、硬件资源消耗大等问题[12] [13]。本文提出一种叠加相关双门限序列分选(Superimposed Correlation Dual-Threshold Sequence Sorting, SC-DSS)算法，降低CD-DSSS的同步捕获的计算复杂度与资源消耗。

2. CD-DSSS系统同步捕获结构模型

CD-DSSS系统同步捕获结构模型如图1所示。

在不考虑噪声和干扰的情况下，接收信号$R\left(n\right)$ 的表达式为：

$R\left(n\right)=A\cos \left[2\pi f_{0}n+{\phi }_0\right]\left[d_1\left(n\right)\otimes P{N}_i\left(n-n_0\right)\right]$ (1)

与本地载波混频，解调之后的信号$D\left(n\right)$ 可以表示为：

$D\left(n\right)=A\cos \left[2\pi \left(f_0-f_1\right)n+\left({\phi }_0-{\phi }_1\right)\right]\left[d_1\left(n\right)\otimes P{N}_i\left(n-n_0\right)\right]$ (2)

载波同步之后得到解调后的信号$D\left(n\right)$ 可以表示为：

$D\left(n\right)=\left[d_1\left(n\right)\otimes P{N}_i\left(n-n_0\right)\right]$ (3)

接下来进行码同步，接收端也需要生成与发射端相同伪随机序列并与发送端的伪随机序列进行匹配。首先，要通过$m$ 路相关器对伪码相位进行粗捕获，经过$m$ 路相关器模块完成相关计算结果$F_m$ 输出为：

$F_m={\displaystyle \underset{0}{\overset{T}{\int }}D\left(n\right)P{N}_m}\text{d}nm=i$ (4)

Figure 1. CD-DSSS system synchronous capture structural model

图1. CD-DSSS系统同步捕获结构模型

粗捕获完成之后进行精同步，当相关结果超过粗捕获阈值时，输出当前相位的本地$m$ 路伪码序列以进行精同步，$D\left(n\right)$ 分别与本地$m$ 路PN码序列$P{N}_m$ 的超前、当前、滞后支路做相关操作，计算出最大的相关值$F_{\max }$ ：

$F_{\max }=\max \left[\begin{array}{ccc}{F}_{1超前}& F_{1�前}& F_{1�后}\\ F_{2超前}& F_{2�前}& F_{2�后}\\ ⋮& ⋮& ⋮\\ F_{m超前}& F_{m�前}& F_{m�后}\end{array}\right]$ (5)

码同步后伪码相位延迟$n_0=0$ ，某一路的最大相关值$F_{\max }$ 大于精同步阈值时，即可判断出发射端所使用的PN码通道，接着经并串转换模块即可解析二维数据$d_2\left(n\right)$ ，伪码同步捕获过程后，经过解扩模块，将伪码通道$m=i$ 的伪码序列$P{N}_i$ 异或便可得到解扩后的第一路数据$d_1\left(n\right)$ ，其表达式为：

$d_1\left(n\right)=D\left(n\right)P{N}_i\left(n\right)$ (6)

3. 基于SC-DSS算法机理研究

为了解决复合维度通信系统同步捕获相关器资源占用多，硬件资源消耗大的问题，本文提出了SC-DSS算法的同步捕获结构，基于SC-DSS算法的同步捕获结构图如图2所示。

基于叠加相关的双门限序列分选算法分为两个部分，第一部分是利用叠加序列完成粗捕获和精同步，第二部分则是利用双门限序列分选算法对发射端所使用的PN码通道进行有效甄别。具体操作如下：

3.1. 序列叠加相关同步捕获

在不考虑噪声的情况下，接收端接收到的信号可表示为：

$\begin{array}{c}R\left(n\right)=\left\{{\displaystyle \sum \left[d_1\left(n\right)g\left(t-n{T}_s\right)\right]}\otimes P{N}_i\right\}\sin \left[{\omega }_{1}t+{\theta }_1\left(t\right)\right]\\ =D\left(n\right)\sin \left[{\omega }_{1}t+{\theta }_1\left(t\right)\right]\end{array}$ (7)

Figure 2. Diagram of the synchronous capture structure based on superimposed correlation dual-threshold sequence selection

图2. 基于叠加相关双门限序列分选同步捕获结构图

载波同步后，利用本地$m$ 路PN码的叠加和与扩频信号$D\left(n\right)$ 相关，接收信号$R^{\prime }\left(n\right)$ 可以表示为：

$\begin{array}{c}{R}^{\prime }\left(n\right)=D\left(n\right)\otimes {\displaystyle \sum _1^{m}P{N}_i}\left(n-\widehat{n}\right)\\ =D\left(n\right)\otimes \left(P{N}_1\left(n-\widehat{n}\right)+P{N}_2\left(n-\widehat{n}\right)+\cdots +P{N}_m\left(n-\widehat{n}\right)\right)\\ =D\left(n\right)\otimes P{N}_1\left(n-\widehat{n}\right)+D\left(n\right)\otimes P{N}_2\left(n-\widehat{n}\right)+\cdots +D\left(n\right)\otimes P{N}_m\left(n-\widehat{n}\right)\end{array}$ (8)

由于PN码之间具有优秀的互相关性，不同的PN码序列之间相关值约等于0。所以接收信号$R^{\prime }\left(n\right)$ 可以进一步表示为：

$\begin{array}{c}{R}^{\prime }\left(n\right)={\displaystyle \sum \left[d_1\left(n\right)g\left(t-n{T}_s\right)\right]}\otimes P{N}_i\left(n-n_0\right)\otimes P{N}_1\left(n\right)+\cdots \\ +{\displaystyle \sum \left[d_1\left(n\right)g\left(t-n{T}_s\right)\right]}\otimes P{N}_i\left(n-n_0\right)\otimes P{N}_m\left(n\right)\\ ={\displaystyle \sum \left[d_1\left(n\right)g\left(t-n{T}_s\right)\right]}\otimes P{N}_i\left(n-n_0\right)+0+\cdots +0\\ ={\displaystyle \sum \left[d_1\left(n\right)g\left(t-n{T}_s\right)\right]}\otimes P{N}_i\left(n\right)\otimes P{N}_i\left(n-n_0\right)\end{array}$ (9)

相关结果最终为扩频信号$D\left(n\right)$ 与发射端所使用的PN码通道$P{N}_i$ 的相关值。接着通过大步长不断调整本地伪码总和的相位，当相关峰值超过捕获阈值时，粗捕获完成。同理，为了将码相位误差维持在亚码片量级，将扩频信号$D\left(n\right)$ 信号分别与本地伪码总和的超前、当前、滞后状态进行积分，小步长调整本地伪码总和的相位，当收发PN码相位差在1个PN码元以内时，精同步完成。

3.2. 双门限序列分选

通过伪码同步环之后，此时本地PN码中已经有了一路与接收信号完成了相位的同步，接着用双门限多序列分选算法对发射端所使用的PN码通道进行甄别。双门限多序列分选算法核心思想是利用部分k位寄存的相关值的差异来甄别多序列中发射端所使用的伪码通道。采用部分寄存相关值的方式代替整体相关操作，进一步降低硬件资源消耗。同时，由于基带数据取值为1或−1，所以接收端的扩频信号可能与本地PN码是相同相位或者相反相位，当与本地相位相反时，虽然相关强度在增加，但是相关值会进行负数累加，在硬件设计中，负数比正数多一个符号位，为了最大程度降低硬件资源消耗，本文设计一个中间值$mid$ 作为相关值的初始值，此时不论是正相关还是负相关，相关值都不会是负数，接着设置两个相关值门限，门限值分别为$mid\pm k$ ，当相关值超过$mid+k$ 或者小于$mid-k$ 时即可辨别发射端所使用的PN码通道。其中k的取值应该为本地$m$ 路PN码遍历所有相位所能够彼此区分的最小位数，k位叠加序列与本地PN码序列的寄存值分别进行相关运算，其数学表达为：

$\begin{array}{l}cor{r}_1={\displaystyle \sum _{n=1}^k\left\{{\displaystyle \sum \left[d_1\left(n\right)g\left(t-n{T}_s\right)\right]\otimes P{N}_i\left(n\right)}\otimes P{N}_1\left(n\right)\right\}}\\ cor{r}_2={\displaystyle \sum _{n=1}^k\left\{{\displaystyle \sum \left[d_1\left(n\right)g\left(t-n{T}_s\right)\right]\otimes P{N}_i\left(n\right)}\otimes P{N}_2\left(n\right)\right\}}\\ ⋮\\ cor{r}_m={\displaystyle \sum _{n=1}^k\left\{{\displaystyle \sum \left[d_1\left(n\right)g\left(t-n{T}_s\right)\right]\otimes P{N}_i\left(n\right)}\otimes P{N}_m\left(n\right)\right\}}\end{array}$ (10)

当某一路相关值$cor{r}_i$ 超过双门限范围时，即可辨认出发射端所使用的PN码通道，接着经过反映射得到第二路数据。最后利用所辨认出的PN码通道与扩频信号$D\left(n\right)$ 异或即可得到第一路数据。

4. 仿真结果分析与资源消耗分析

4.1. 仿真结果分析

为了验证本文所研究的算法，利用Vivado硬件平台，对基于SC-DSS算法的复合维度通信系统进行硬件仿真实验。参数设置如表1所示：

Table 1. Parameter settings

表1. 参数设置

名称	符号	设定值	单位
第一路数据速率	Rb	787.4	Bps
伪码速率	Rc	1	MHz
载波速率	Fc	10	MHz
采样频率	Fs	100	MHz
伪码周期	Tc	127	chip
寄存位数	K	32	bit

图3为SC-DSS算法FPGA仿真结果图，其中，CA_OUT和data_pn分别为发射端的第一、二路数据，bit_sync为伪码地址置位信号，flag为解调完成标志，addr_load为置位地址，locked为码同步环锁定信号，distance1-distance4分别为扩频信号与四路伪码的部分相关值，pn_e和data_e分别是破译的第一、二路数据。

可以看出，Costas环解调完成后输出解调信号即扩频信号$D\left(n\right)$ ，同时flag信号拉高，伪码同步环开始工作，addr_load先是大步长调整本地伪码相位，当扩频信号$D\left(n\right)$ 与叠加序列相关值超过捕获阈值时接着进行小步长调整，随着扩频信号$D\left(n\right)$ 与叠加序列相关值超过同步阈值时，locked信号拉高。接着对当前地址的四路本地伪码与扩频信号$D\left(n\right)$ 进行32位的移位寄存操作，每当完成一个周期的寄存操作，valid信号被拉高。寄存值进入双门限多序列分选模块，对扩频信号$D\left(n\right)$ 与四路伪码寄存值进行部分相关，当部分相关值超出门限时即可通过反映射破译第二路数据pn_e，进一步，将第二路数据对应的伪码序列与扩频信号进行解扩操作即可破译第一路数据data_e。发射端的第二路数据与接收端破译的第二路数据对应图中蓝色部分。由此可见，基于SC-DSS的复合维度通信系统第二路数据破译成功。

接着我们来分析一下第一路数据，局部放大图如图4所示：

Figure 3. SC-DSS algorithm FPGA simulation result diagram

图3. SC-DSS算法FPGA仿真结果图

Figure 4. Local magnified view of FPGA simulation results of the SC-DSS algorithm

图4. SC-DSS算法FPGA仿真结果局部放大图

从图4可以看出，当发射端的第一路数据信号CA_OUT经过映射的结果为-1对应破译后数据data_e为1，发射端第一路数据信号CA_OUT经过映射的结果为1对应破译后数据data_e为0，由此可见，基于SC-DSS的复合维度通信系统第一路数据破译成功。

4.2. 资源消耗与功耗分析

基于Vivado工具生成的硬件资源利用率报告显示，改进前后系统在资源占用方面发生了显著变化如图5所示。其中，LUT的使用量由改进前的6024降低至改进后的4713，LUTRAM的使用量由改进前的5042下降至改进后的3762。

Figure 5. Resource consumption chart before and after improvement

图5. 改进前后资源消耗图

根据Vivado工具生成的硬件功耗分析报告，改进后的系统在功耗性能上呈现出具有工程意义的优化如图6所示。具体来看，系统动态功耗(Dynamic)由原来的58.607W降低至58.536 W，同时静态功耗(Device Static)也从2.624 W下降至2.618 W。

Figure 6. Power consumption comparison before and after improvement

图6. 改进前后功耗消耗图

5. 总结

本文通过对复合维度直接序列扩频通信系统同步捕获结构进行研究，针对其相关器资源消耗大的问题，提出一种基于叠加相关双门限序列分选算法的同步捕获结构，降低了复合维度通信系统同步捕获的计算复杂度与整体硬件资源消耗。在工程实践中，为复合维度通信系统同步捕获方式提供了有用的参考价值。